Atrenta גילתה בישראל שוק מפתיע של תכנוני שבבים

21 יולי, 2014

סגן נשיא Atrneta: "בתחילה לא התייחסנו לישראל כאל שוק משמעותי, אבל להפתעתנו גילינו כאן הרבה מתכנני שבבים כישרוניים עם השפעה עצומה על החברות הרב-לאומיות"

סאנצ'טי: "Atrenta גילתה שהיא יכולה לבצע Signoff כבר בשלב ה-Front end"

סאנצ'טי: "חדשנות אגרסיבית בישראל"
סאנצ'טי: "חדשנות אגרסיבית בישראל"

כפי שקורה בשלוש השנים האחרונות בעקבות כניסתה לשוק המקומי, בסמינר המקצועי של חברת Atrenta שנערך לפני כשבועיים השתתפו כמה מבכירי מפתחי השבבים בישראל, כאשר חלק מהם הוא מבכירי המתכננים בעולם. בעיני סגן נשיא לשיווק של החברה האמריקאית, פיוש סאנצ'יטי, זו עדיין תגלית מפתיעה:

"כשהגענו לישראל מאוד הופתענו מכמות הכשרונות שיש כאן. בעבר לא התייחסנו לישראל כאל שוק חשוב, אבל כשהתחלנו להכיר את השוק הופתענו לגלות שלאנשים כאן יש השפעה חזקה מאוד על הנהלות החברות הרב-לאומיות. אולי מכיוון יש בישראל תרבות מאוד אגרסיבית של חדשנות. כיום כל מרכזי הפיתוח הבינלאומיים בישראל הם לקוחות שלנו".

שינויים בתזרים העבודה על שבבים חדשים

הסמינר הוקדש להצגת תחום שהוא כיום אחד מהתחומים המתפתחים בתחום תכנון השבבים: RTL Signoff. המושג  Signoff הוא חלק בלתי נפרד מתעשיית השבבים ובעל משמעויות רבות. בעיקרון, מדובר בשלב של אימות המתבצע בסיומו של שלב כלשהוא בתכנון או בייצור השבב, שנועד לוודא שהוא מוכן לשלב הבא בתהליך.

כך למשל, כל יצרנית שבבים דורשת שקובץ התכנון המועבר אליה יעבור תהליך Signoff המוודא שהתכנון תקין, לפני שהיא מתחילה בתהליך הייצור הארוך והיקר. באופן גס, תהליך התכנון של כל שבב חדש מבוסס על שני שלבים מרכזיים: Front end ו-Back end. התכנון מתחיל בשלב ה-Front end, שבו המתכננים מגדירים את השבב בשפת RTL עלית.

שפה זו מוגדרת כשפת תיאור חומרה (Hardware Description Language) ומתארת את ההתנהגות הכוללת של השבב. לאחר מכן יש לממש את ההתנהגות הזו ברמה הפיסית: תיאור השערים והחיבורים ביניהם. זהו שלב ה-Back end, שבו מתמקדות רוב יצרניות תוכנות ה-EDA הגדולות, כמו קיידנס, סינפוסיס, מנטור גרפיקס ואחרות.

חברת Atrenta גילתה שהיא יכולה לבצע תהליך Signoff גם בשלב ה-RTL. כלומר, לוודא את איכות התכנון ולאתר מראש חלק מהבעיות המתגלות מאוחר יותר בשלב ה-Back end, כמו למשל בעיות של תיזמון. היתרון לכך הוא ברור: גילוי מוקדם ברמת שפת ה-RTL מאפשר לתקן טעויות לפני שהושקעו בהם משאבי תכנון, ביצוע תיקונים בשפת RTL הוא קל ומהיר יותר והתהליך מבטיח שמהנדסי ה-Back end יקבלו קוד נקי ואיכותי יותר לתכנון השבב.

סאנצ'יטי: "הניסיון לבצע את כל הבדיקות רק בשלבי ה-Back end כבר אינו יעיל. התכנונים היום מורכבים מדי, הם כוללים מאות מיליוני שערים (Gates) ומודולי IP ממקורות חיצוניים רבים. לכן תחום ה-RTL Signoff נמצא בצמיחה מהירה. הוא מאפשר לחסוך עבודה רבה מאוד בשלבי ה-Back end, שהם היקרים והאינטנסיביים ביותר בתהליך תכנון שבבים".

מה הם הקשרים שלכם עם יצרניות ה-EDA הגדולות?

"בתחרות המתקיימת ביניהן אנחנו נייטרליים. המערכת שלנו עובדת ללא תלות בשאלה אם הלקוח למשל משתמש בקיידנס או בסינופסיס. למעשה, קיידנס וסינופסיס אפילו משתמשות בכלים שלנו בפיתוח עסקי ה-IP שלהן".

צמיחה של 25% בשנה

חברת אטרנטה פועלת מסן-חוזה, קליפורניה, ומעסיקה כ-350 עובדים. היא מפעילה חמישה מרכזי פיתוח: בהודו, צרפת, סין, סרי לנקה וארה"ב. בשנה האחרונה הסתכמו מכירותיה בכ-50 מיליון דולר. להערכת החברה, היא תצמח השנה בכ-25% לאחר ששנה שעברה צמחו מכירותיה בכ-20%.

סרווארי: סינכרון של מאות שעונים
סרווארי: סינכרון של מאות שעונים

סגן נשיא אטרנטה לתחום ה-Formal Verification (אימות הפונקציונליות של התכנון), שייקר סרווארי, הסביר שאימות פורמלי הוא תהליך שבו מתבצעת בדיקה לוגית של התכנון כדי לוודא שאין פעולות שנשכחו או פעולות הנמצאות בסתירה אחת לשנייה.

"אחת מהבעיות הגדולות כיום בתכנוני ה-SoC הגדולים היא ניהול השעונים בתוך השבב. אנחנו מדברים על רכיבים שיש בהם מאות שעונים נפרדים, הדורשים ביצוע סינכרון של אלפי ממשקים. מערכת SpyGlass CDC שלנו יכולה לוודא את הסינכרוניזציה בין כ הממשקים הא-סינכוניים של ה-SoC המלא. למעשה, ככל שהשבבים נעשים גדולים יותר- כך גם המכירות שלנו צומחות".

במהלך הכנס הציגה החברה תכנון של שבב הכולל 1.4 מיליארד שערים ניבדק על-ידי תוכנת SpyGlass בהרצה שנימשכה לילה אחד בלבד.

Share via Whatsapp

פורסם בקטגוריות: חדשות , סמיקונדקטורס , תוכנה ותכנון אלקטרוני

פורסם בתגיות: featured