Xilinx משיקה את חבילת התכנון ISE Design Suite 13.2
10 יולי, 2011
תוכנת ה-ISE החדשה כוללת גם שיפורים ל-PlanAhead ותמיכה ברה-קונפיגורציה חלקית של FPGAs Virtex-7 ו-Kintex-7 וסביבת ניהול פרויקטים משולבת לתכנוני Spartan-6, Virtex-6, למקבילותיהם בתחום הביטחון והצבא ותמיכה חלקית במשפחת ה-Artix-7 המוצעת בעלות נמוכה
PlanAhead התגבש לכדי סביבת פיתוח מקיפה הכוללת ניתוח תכנון בכל שלב: פיתוח RTL, אינטגרציית IP, אימות, סינתיזה, השמה וניתוב
חברת זיילינקס (Xilinx) הכריזה על חבילת Design Suite 13.2 לתמיכה במשפחות הרכיבים המיתכנתים (FPGA) מסדרה 7 המיוצרת בגיאומטריה של 28 ננונמטר, לרבות Virtex-7 VX485T החדש. להערכת החברה, היא מספקת שיפור של עד 25% בביצועי תכנונים המיועדים להתקני Virtex-7 2000T הגדולים, הבנויים בעזרת טכנולוגיית Silicon Interconnect.
תוכנת ה-ISE החדשה כוללת גם שיפורים ל-PlanAhead ותמיכה ברה-קונפיגורציה חלקית של FPGAs Virtex-7 ו-Kintex-7 וסביבת ניהול פרויקטים משולבת לתכנוני Spartan-6, Virtex-6, למקבילותיהם בתחום הביטחון והצבא ותמיכה חלקית במשפחת ה-Artix-7 המוצעת בעלות נמוכה.
"ניתוח תכנון מיידי"
PlanAhead התגבש לכדי סביבת פיתוח מקיפה הכוללת ניתוח תכנון בכל שלב: פיתוח RTL, אינטגרציית IP, אימות, סינתיזה, השמה וניתוב. "יתרון מרכזי של PlanAhead נעוץ באינטגרציה ההדוקה", הסביר מנהל בכיר בחטיבת הכלים והתוכנות של זיילנקס, טום פייסט. "בסביבת תכנון מסורתית של FPGA המשוב על פרמטרי תכנון קריטיים היה זמין רק בסוף זרימת התכנון. ב-PlanAhead ניתוח התכנון הוא מיידי".
בין השיפורים ב-PlanAhead: דו"חות חדשים על אינטראקציות של תחום שעון, לוקליזציה של שפת tooltip, ותמיכת SSO (יציאת מיתוג סימולטני) עבור מארזflip chip BGA של סדרה 7. עדכונים לכלי XPower Estimator מאפשרים לבצע תחזיות צריכת הספק ברמה גבוהה של דיוק.
במסגרת התמיכה של יוזמת ה-Plug-and-Play IP של זיילינקס, גרסה 13.2 של סוויטת התכנון ISE מאפשרת תמיכה של חיבורים פנימיים מסוג AXI במערכת CORE Generator במטרה לבנות ארכיטקטורות נל"ן עתירות ביצועים. צוותי תכנון הבונים IP תואם AXI משלהם יכולים כעת להריץ סימולציות של פרוטוקול ה-AXI interconnect תוך שימוש ב-IP אימות אופציונלי של AXI BFM כדי לוודא בקלות שכל הטרנזאקציות של הממשק עובדות היטב. ה-AXI BFM זמין כעת עבור ISim ועבור סימולטורים של קיידנס, מנטור גרפיקס וסינופסיס.
רה-קונפיגורציה "חמה"
תמיכה ברה-קונפיגורציה חלקית עבור משפחות Kintex-7 ו-Virtex-7 זמינה כעת גם ב-PlanAhead. רה-קונפיגורציה חלקית משנה באופן דינמי אבני לוגיקה בשעה שכל שאר הלוגיקה ממשיכה לפעול ללא כל הפרעה. פירוש הדבר שמתכננים יכולים להשתמש בהתקני Virtex-7 או Kintex-7 כדי לבנות מערכות גמישות המסוגלות להחליף פונקציות ולבצע עדכונים מרחוק תוך כדי עבודה.
רה-קונפיגורציה חלקית גם מאפשרת למתכננים לצמצם את העלויות ואת גודל התכנון על-ידי ניצול היתרון של ריבוב-זמן שבסופו של דבר מוביל לצמצום שטח הלוח והקטנת אחסון זרם הביטים בזכות האפשרות להשתמש בהתקנים קטנים יותר או בפחות התקנים. כאשר תוצג התמיכה במשפחת Artix-7 עם יציאתה לשוק של סוויטת התכנון ISE בהמשך השנה, תהיה זו הפעם הראשונה שזיילינקס מציעה רה-קונפיגורציה חלקית עבור כל מגוון משפחות ה-FPGA בדור אחד יחיד.
אודות Xilinx
חברת זיילינקס נחשבת לספקית הגדולה בעולם פתרונות מיתכנתים לרכיבים דיגיטליים (FPGA). החברה הוקמה ב-1984 ומעסיקה 3,500 איש ברחבי העולם. הכנסותיה ב-2010 הסתכמו ב-1.8 מיליארד דולר. משרדיה הראשיים ממוקמים בסן-חוזה, קליפורניה.
פורסם בקטגוריות: חדשות , סמיקונדקטורס , תוכנה ותכנון אלקטרוני
