בלעדי: קיידנס מפתחת פתרון תכנון חדש למערכות מבוססות SoC
3 מאי, 2012
מדובר בפלטפורמה טכנולוגית שתאפשר למתכננים "לצלול" מרמת אבני הבניין הכלליות של המערכת האלקטרונית, עד לרמת המוליכים במעגל המודפס והמגעים הפנימיים של פיסת הסיליקון בתוך מארז השבבים. עדיין לא ברור מתי היא תצא לשוק ובאיזה אופן
אינקורבאיה: ההתפתחויות ברמת השבב משפיעות על רמת המערכת
חברת קיידנס (Cadence) מפתחת פלטפורמה טכנולוגית חדשה שנועדה לסייע בתכנון מוצרים אלקטרוניים המבוססים על שבבי-ענק (System on Chip). הפיתוח נמצא כיום בשלבים מוקדמים ועדיין לא ברור מתי וכיצד הוא ייצא אל השוק. הגישה החדשה קיבלה בחברה את הכינוי Silicon Package Co-design.
בשיחה עם Techtime הסביר מנהל המו"פ וסגן נשיא קבוצת ה-PCB & IC Design בחברת קיידנס, איי-ג'יי אינקורבאיה (AJ Incorvaia), שהחברות מתמודדות כיום עם אתגרי תכנון חדשים הדורשים כלי תכנון חדשים ברמות מארז השבב והמעגל המודפס.
שבבים גדולים, בעיות גדולות
האתגר החשוב ביותר הוא המעבר לשימוש בשבבי SoC. "בעבר התבססו הכרטיסים האלקטרוניים על רכיבים נפרדים שחוברו אחד לשני, אבל כיום הם מקבלים צביון שונה: הכרטיסים בנויים מסביב לשבבים גדולים מאוד המתחברים אל העולם ואל שבבים אחרים באמצעות ערוצי תקשורת תקניים המבוססים על פרוטוקולים מדוייקים.
"המגמה הזו משנה בצורה דרמטית את האופן שבו מתכננים מארזי שבבים וכרטיסים אלקטרוניים. לפרוטוקולי התקשורת יש דרישות מאוד מוגדרות של תיזמון ועכבות מעבר, והדבר דורש התמודדות עם בעיות קשות של שלמות-אות (Signal Integrity). עקב הגודל של שבבי-הענק החדשים והמספר העצום של מגעים התחברים אליהם, המתכננים הגיעו למצב שבו הייצוג הגרפי המסורתי של ה-PCB כבר לא עונה לדרישות התכנון. דרושה צורת התבוננות חדשה".
"לצלול אל תוך השבב"
פרויקט הפיתוח בקיידנס מנסה לספק מענה לבעייה הזו. החברה מפתחת פתרון המעניק למתכננים יכולת התבוננות ברמה עלית. המטרה היא לספק יכולת התבוננות במערכת או בכרטיס האלקטרוני ברמה כללית של אבני בניין (Building Blocks). ממנו יכול המתכנן לרדת לרמת המוליכים בכל נקודה המעניינת אותו, להתמקד ברמת נקודות ההתחברות אל השבב, ואפילו "לצלול פנימה אל תוך השבב" כדי לבדוק את נקודות החיבור בין פיסת הסיליקון (Die) לבין המארז.
איי-ג'יי: "ברמת אינטגרציה כזו, יש ללייאאוט הפנימי של השבב השפעה על מספר שכבות המעבר (Interconncts) בתוך המארז, ועל האופן שבו הרכיב מתחבר בתוך המעגל המודפס. המתכננים צריכים יכולת לעבור בצורה חלקה בין רמות התכנון השונות". הדבר חשוב גם לצורך הפחתת עלויות: "עלות מארז השבבים (Package) נעשית משמעותית מאוד, ולעתים קרובות ייצור המארז יקר יותר מאשר ייצור הסיליקון עצמו. לכן המתכננים צריכים לצמצם כמה שיותר את מספר השכבות במארז, וכדי לעשות זאת הם צריכים לבחון את תכנון המערכת גם ברמת ה-PCB".
בינתיים שני שותפים עסקיים-טכנולוגיים
מדובר בפרוייקט פיתוח המצוי בשלבים מוקדמים בלבד ומתבצע בשיתוף פעולה עם שני לקוחות גדולים מאוד של קיידנס, אחד באירופה והשני בארה"ב, הבודקים אותו ברמת האבטיפוס. הוא נעשה במסגרת מאמץ אסטרטגי מקיף של החברה בשם System Co-design, לפיתוח פתרונות תכנון חדשים ברמת המערכת, ושילוב המוצרים הקיימים של החברה לפתרון מערכתי מוכלל. "לשינויים ברמת השבבים יש השפעה ישירה על רמות ה-PCB והמערכת", אמר אינקורבאיה.
פורסם בקטגוריות: חדשות , תוכנה ותכנון אלקטרוני