פוג'יטסו תכננה מעגל Baseband 2G/3G/4G הכולל קניין רוחני של סינופסיס
7 מאי, 2013
ה-ASIC תוכנן עבור לקוח של פוג'יטסו, שנדרש להשיק במהירות פלטפורמה ניידת התומכת במכשירים ניידים הפועלים ברשתות LTE, UMTS ו-EDGE
חברת סינופסיס (Synopsys) דיווחה שחברת פוג'יטסו סמיקונדקטור (Fujitsu) החלה לספק רכיב ASIC מסוג מעבד Baseband 2G/3G/4G בגיאומטריה של 28 ננומטר, המשתמש בקניין הרוחני (IP) מסוג DesignWare DigRFv4 M-PHY ו-DigRF 3G PHY IP של סינופסיס.
"המכשירים הניידים של הדור הבא של הלקוח שלנו דרשו קישוריות ברוחב פס גדול ובצריכת הספק נמוכה, כך שהיינו זקוקים לפתרון IP אמין התואם למפרטים של תקן MIPI", אמר דייסוקה ימזאקי, מנהל מחלקת הפיתוח בחטיבת הפתרונות האלחוטיים בפוג'יטסו סמיקונקטור.
"השילוב של DesignWare DigRFv4 M-PHY ו-DigRF 3G PHY IP של סינופסיס עזר לנו להבטיח את הצלחת ה-Tapeout Silicon וה-Ramp Production של ה-SoC".
מדובר בלקוח של פוג'יטסו שנדרש להשיק במהירות את הפלטפורמה הניידת שלו,ולספק תמיכה במכשירים ניידים הפועלים ברשתות LTE, UMTS ו-EDGE, ועם תמיכה מלאה בתחומי התדרים FDD ו-TDD.
החברה מסרה שטכנולוגיית התהליך ומפרטי MIPI גובשו במקביל לשילוב של ה-M-PHY בתוך ה-ASIC. צוותי ההנדסה של שתי החברות זיהו הבדלים בין מפרטי התקנים DigRFv4 ו-DigRF 3G והתמודד איתם ביחד.
סינופסיס מסרה ש-DesignWare M-PHY תומך בפרוטוקולים רבים, בהם DigRFv4 ו-DigRF 3G PHY, וזמין כיום ליישום במספר גיאומטריות ייצור שונות.
חברת סינופסיס מספקת פתרונות IP עבור תכנונים של מערכות על-גבי שבב (SoC). קו המוצרים כולל בקרים, PHY IP ו-IP לאימות פרוטוקולים, IP אנלוגי, זכרונות משובצים, ספריות לוגיות, ליבות מעבדים ותת-מערכות. פתרון HAPS של החברה לבניית אבטיפוס מבוסס FPGA, מאפשר תיקוף של ה-IP ושל המערכת על-גבי שבב.
פורסם בקטגוריות: חדשות , סמיקונדקטורס , קניין רוחני , תוכנה ותכנון אלקטרוני
כתבות נוספות העשויות לעניין אותך
