וובינר סינופסיס לתכנון SoC יתקיים ב-14 בנובמבר

ביום ד’, ה-14 בנובמבר 2023 בשעה 19:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום תכנון SoC אשר יתמקד בהגדרת הדרישות והמגבלות מהמודולים אשר ישולבו בשבב, וביצוע אוטומטיזציה של חלקי ניכרים מהתהליך באמצעות מערכת Synopsys Timing Constraints Manager הפועלת בפורמט Synopsys Design Constraints – SDC, על-מנת להאיץ את תהליך התכנון ולהפחית את מספר הטעויות אשר מאפיינות את השלב הקריטי הזה.

We will demonstrate the approach taken and benefits observed using automated constraints promotion and generation on an early PCIe® Gen 6 design resulting in shorter TAT and improved PPA. Lastly, this webinar will illustrate how designers can ensure constraints correctness is maintained or bettered during the constraints promotion effort.

דוברים:

Ajay Daga (right), an R&D Group Director at Synopsys where he is responsible for Synopsys’ SDC constraints solutions. Prior to Synopsys he founded and led FishTail Design Automation, Inc. for 20 years. FishTail focused on solutions for SDC verification, management and generation and was acquired by Synopsys in 2022.

Mallik Devulapalli, (left), Principal Solutions Engineer at Synopsys. Mallik has over 25 years of experience in the RTL2GDS implementation, with experience in CPU, GPU, DSP, networking SoC and Interface IP class of SoC design. Prior to joining Synopsys he has worked in Fujitsu specializing in Sparc64 CPU design.

למידע נוסף והרשמה:

Automated Constraints Promotion Methodology from IP to SoC Designs

 

וובינר סינופסיס לקישוריות במרכזי נתונים יתקיים ב-8 בנובמבר

ביום ד’, ה-8 בנובמבר 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) את הוובינר הראשון מתוך סדרה של שלושה וובינרים בתחום הקישוריות המהירה במרכזי נתונים גדולים (hyperscale) חדשים. מרכזי נתונים מהדור החדש צריכים לתמוך בכמויות מידע גדולות מאוד.

הדבר דורש העברת מידע ברוחב פס של 400G באמצעות 112G Ethernet, בעוד שהדור הבא מתוכנן לקצבי תעבורה של 224Gbps המיושמים באמצעות מתגי 800G/1.6T. סדרת הוובינרים מוקדשת להבנת הדרישות מהמשדרים וכיצד להתמודד עימן.

Part I: Wednesday, November 8, 2023

  • Motivation for SERDES
  • Transmitter Requirements
  • Current/Voltage Mode Drivers

Speaker: 

Noman Hai, Analog Design Manager at Synopsys where he is involved in designing high speed interface IP circuits. His current interests include high speed I/O circuits, design methodology and automation, and mixed-signal circuits. He holds three U.S. patents.

למידע נוסף והרשמה:

CMOS Circuit Techniques for Wireline Transmitters Part I

וובינר SemIsrael לתכנון ואימות שבבים יתקיים ב-6 לספטמבר

ביום ד’, ה-9 בספטמבר 2023, יתקיים מפגש נוסף בסדרת הוובינרים של SemIsrael בתחום התכנון ואימות תכנוני השבבים. הוובינר ייערך בשעות 15:00-17:00 לפי שעון ישראל, ויוקדש לנושאים: שימוש ב FPGAs להשגת Ultra-Low Latency, שיתוף פעולה חדש בין סימנס ו-Avery אשר ניב Verification IPs משופרים, שימוש בפלטפורמות וירטואליות לפיתוח תוכנה עבור מעבדי RISC-V, ועוד. הוובינרים בסדרה מיועדים לקהילת השבבים הישראלית. ההשתתפות היא ללא תשלום. בסיומה של כל הרצאה יישאר זמן לשאלות ותשובות. בוובינר יתקיימו ארבע הרצאותמומחים בנושאי ליבה בתכנון שבבים.

למידע נוסף והרשמהSemIsrael Tech Webinar

הדוברים בוובינר: