תכנון שבבים

גוגל ואונ' רייכמן השיקו תוכנית לימודים לתכנון ואימות שבבים

פורסם בתאריך ע"י Techtime

בתמונה למעלה: גלי שחר אפרת. צילום: מיטל אזולאי

בעקבות הביקוש הגואה למהנדסי שבבים בישראל, השיק ביה״ס להייטק של אוניברסיטת רייכמן וחברת Google, תוכנית לימודים ראשונה מסוגה בארץ לתכנון ואימות שבבים (Chip Design & Verification). התוכנית נבנתה במענה ישיר לצרכים שעלו מהתעשייה, לאחר תהליך היוועצות רחב שכלל שולחן עגול עם נציגים בכירים מחברות שבבים וטכנולוגיה מובילות. היא תעניק למשתתפים הכשרה מעשית עדכנית, וכוללת תרגול באמצעות כלים מקצועיים הנמצאים בשימוש יצרניות השבבים הגלובליות.

בין התכנים בתוכנית: יסודות העיצוב הדיגיטלי (מספרים בינאריים, אלגברה בוליאנית, מעגלים קומבינטוריים וסיקוונציאליים, מכונות מצבים), שימוש מתקדם בשפת Verilog, ועד שימוש בכלים מתקדמים לבדיקות ואימות מערכות (Verification) באמצעות SystemVerilog ו-UVM (תכנות מונחה עצמים, יצירת סביבות בדיקה, שימוש במודלים של רגיסטרים וכיסוי פונקציונלי ועוד).

התוכנית מנוהלת על-ידי ד"ר דני זיידנר, המשמש כמרצה בכיר באקדמיה ומנהל בכיר בתעשייה. היא משלבת הרצאות תיאורטיות עם סדנאות מעשיות ותרגול, לרבות פיתוח פרויקטים של מערכות שלמות. בדיקות ייעשו ברכיבי FPGA למימוש התוכן הלוגי על-גבי חומרה. במהלך הלימודים צפויים הסטודנטים להשתתף באירועים משותפים עם התעשייה, ובהם ביקורים בחברות מובילות והרצאות אורח של מומחים מהתחום.

"פדגוגיה חדשנית מייצרת שינוי בשוק העבודה"

מארגני התוכנית מסרו שההתעניינות בתוכנית עלתה על כל הציפיות: הוגשו 635 בקשות להתקבל, מתוכם נבחרו 35 משתתפים לאחר תהליך מיון שכלל בחינות מקצועיות וראיונות אישיים. הקורס מיועד לבוגרי תואר ראשון בהנדסת חשמל ואלקטרוניקה, להנדסאים ולסטודנטים לקראת סיום לימודיהם, המעוניינים להשתלב בתחום ה-Chip Design וה-Verification. לאור הביקוש הרב, נפתחה הרשמה למחזור נוסף שייפתח בחודש הבא. מלגות לימודים בגובה של עד 94% יינתנו למתאימים/ות, ע”פ תנאי הזכאות ובכפוף להחלטת וועדת המלגות.

הקורסים מתקיימים ברחבי הארץ, כולל בקמפוס גוגל בתל אביב. מנהלת ביה"ס, גלי שחר אפרת, מסרה: "זמינות מהנדסי Chip Design איכותיים הוא קריטי להמשך הצמיחה של ההייטק הישראלי. הקורס נולד מתוך שיתוף פעולה הדוק עם התעשייה במטרה לייצר מסלול הכשרה מעשי, קפדני ורלוונטי לצרכי המעסיקים בענף. הוא מהווה דוגמה מצוינת לדרך שבה פדגוגיה חדשנית יכולה להוביל שינוי בשוק העבודה ולפתוח דלתות למהנדסים צעירים מכל חלקי החברה הישראלית".

למידע והגשת מועמדות, הקליקו: Chip Design and Verification

קיידנס ואנבידיה האיצו את האמולציה של שבבי AI

פורסם בתאריך ע"י Techtime

חברת קיידנס (Cadence) הודיעה על פריצת דרך בתחום ניתוח ההספק של רכיבים רכיבים הנמצאים בשלב התכנון ולפני הרצת הסיליקון הראשונה. החברה מסרה שבמסגרת שיתוף הפעולה שלה עם אנבידיה (NVIDIA), שתי החברות השתמשו באפליקציית האמולציה Cadence Dynamic Power Analysis (DPA) בפלטפורמת Palladium Z3 של קיידנס, והצליחו לבצע ניתוח הספק דינמי בשבבי AI גדולים הכוללים עד מיליארד שערים לוגיים. הסימולציה ביצעה כמה מיליארדי מחזורים בפרק זמן של שעות ספורות וברמת דיוק של עד 97%. החברה מסרה שהאצת העיבוד הושג באמצעות חומרה מסוג חדש ושימוש בעיבוד מקבילי.

סגן נשיא קיידנס, דהיראג' גוסוואמי, אמר שהיכולת לבצע מיליארדי מחזורים בתוך שעתיים–שלוש בלבד, מאפשרת למהנדסים לוודא שהם עומדים ביעדי הביצועים ולקצר את זמן המעבר לסיליקון". פלטפורמת Palladium Z3 משתמשת באפליקציית ניתוח הספק (DPA) כדי להעריך את צריכת ההספק תחת עומסי עבודה בעולם האמיתי. הדבר מאפשר אימות פונקציונליות, צריכת הספק וביצועים עוד לפני שלב ה–Tapeout (מעבר מקבצי התכנון הסופיים לייצור בפועל), כאשר עדיין ניתן לשנות את התכנון.

לשימוש במידול הספק בשלבי התכנון המוקדמים חשיבות רבה בתכנון חומרת בינה מלאכותית (AI), למידת מכונה (ML) ויישומים מואצי–GPU, שכן הוא משפר את היעילות האנרגטית ומסייע למנוע עיכובים הנובעים מתכנון יתר או חסר של שבבים.

למידע נוסף: Cadence Palladium web page

תוכנת AI פיתחה שבב תקשורת יעיל – שהמהנדסים לא מצליחים להבין

פורסם בתאריך ע"י Techtime

בתמונה: תרשים תכנון שבב התקשורת. מתוך המחקר שפורסם ב-Nature Communications

מאת יוחאי שויגר

חוקרים מהפקולטה להנדסה באוניברסיטת פרינסטון ובאוניברסיטה הטכנולוגית של הודו (IIT), שפיתחו מודל בינה מלאכותית כדי לתכנן שבבי תקשורת אלחוטיים, נתקלו בתופעה מפתיעה. במחקר שפורסם בעיתון המדעי Nature Communications דיווחו החוקרים על הניסוי, והראו שלא זו בלבד שהמודל סייע לקצר משמעותית את זמני התכנון של מעגלים מורכבים ועתירי ביצועים משבועות לדקות – הוא גם הפיק תכנונים בלתי צפויים שלהערכת החוקרים היו מקוריים וחדשניים מאוד, באופן החורג מיכולת ההבנה של מהנדס בשר-ודם.

החוקרים התמקדו בתכנון מעגלי תקשורת בגלים מילימטריים בתדרים הקרובים לתדרי טרה-הרץ (Thz). תקשורת בתדרים האלה מיועדת לספק רוחב פס גדול וקישוריות מהירה ואמינה, וצפויה לספק את התשתית העתידית לתקשורת האלחוטית של הדור השישי (6G) ולפתרונות חישה ברזולוציה גבוהה. אולם התכנון של מעגלים כאלה הוא קשה ומצריך מיומנות גדולה ונסיון רב. בשיטות הקיימות היום, המהנדס מתחיל את מלאכת התכנון "מלמטה למעלה", עם מבנה אלקטרומגנטי וטופולוגיה מוגדרים מראש, ואז מתקדם צעד אחר צעד, בתהליך של אופטימיזציה, עד להשגת תוצאה משביעת רצון.

השיטה הזו כוללת מידה רבה של ניסוי וטעיה והפקת גרסאות רבות של התכנון, עד להשגת התכנון הסופי. המודל הנוירוני שפיתחו החוקרים פועל הפוך: "מלמעלה-למטה" (inverse design). המודל מייצר מבנה אלקטרומגנטי ואת המעגל התואם לו בהתאם לפרמטרים התכנוניים הכלליים, כמו למשל התדר והספק המעגל המתוכנן. החוקרים דיווחו שהמודל הפיק בתוך דקות ספורות תכנוני מעגלים מורכבים, שהציגו ביצועים גבוהים מאוד, ברמה שאינה אפשרית בשיטות התכנון הקיימות.

לאלגוריתם יש גישה תכנונית לא-אנושית

אלא שקיצור תהליכים ושיפור בביצועים לא היו גולת הכותרת של המחקר: מאחר שלא הוגבל מראש למבנים ולטופולוגיות סדורים מספרי הלימוד, המודל ייצר תכנונים "מוזרים" וחדשים לגמרי. החוקר הראשי שהוביל את הניסוי, פרופ' קשיק סנגופטה (Kaushik Sengupta), אמר למגזין של אוניברסיטת פרינסטון כי התכנונים היו "לא-אינטואיטיביים וכאלה שלא סביר שמהנדס אנושי יתכנן. קיבלנו מבנים מורכבים ובעלי צורה הנראית אקראית. כאשר בנינו את המעגלים שהמודל תכנן, קיבלנו ביצועים שעד כה היו בלתי מושגים. בני אדם לא מסוגלים להבין את המעגלים הללו, אך הם עובדים טוב יותר ממעגלים שתוכננו על-ידי מהנדסים".

חוקר נוסף שהוביל את המחקר, עודאי קנקייג'ו (Uday Khankhoje), הסביר כי הגישה החדשה תסייע להתמודד עם אתגרים בתחום הנדסת האלקטרוניקה, שכיום אינם פתירים. "המחקר הזה מספק הצצה לעתיד מבטיח. הבינה המלאכותית לא רק מאיצה סימולציות אלקטרומגנטיות שגוזלות זמן רב, אלא מאפשרת לחקור עולם חדש של תכנוני שבבים שעד כה היה בלתי נודע, ולייצר מכשירים עתירי ביצועים שחורגים מכללי ההיגיון האנושיים. זהו רק קצה הקרחון".

המהנדסים לא מבינים

הקונפיגורציות האפשריות בתכנון מעגלים מעין אלה הן כמעט אינסופיות, ומהנדס אנושי יכול לבחון רק מספר מוגבל של אפשרויות, ובתוך מסגרת נתונה של מבנים וטופולוגיות. לדברי החוקרים, המודל שלהם יצר תכנוני מעגלים בדפוסים "אקראיים" לכאורה ובלתי צפויים, שקשה לפצח את ההיגיון שעמד מאחוריהם. "מהנדסים אנושיים לא יכולים להבין רמה כזו של מורכבות, ועל כן הם בונים מעגלים משולבים 'מלמטה-למעלה', מוסיפים רכיב לפי הצורך ומתאימים את התכנון תוך כדי תהליך הבנייה. ה-AI, לעומת זאת, רואה את השבב כמבנה יחיד. הדבר מוביל לתצורות מוזרות אך יעילות".

SNUG Israel 2024: תכנון שבבים בעידן הבינה המלאכותית

פורסם בתאריך ע"י Techtime

בתמונה למעלה: SNUG Israel 2024. צילום: יוני רייף

רוב הדיונים בכנס השנתי SNUG Israel של חברת סינופסיס (Synopsys), שהתקיים בשבוע שעבר במלון דניאל בהרצליה, התמקדו בשאלה הבוערת ביותר כיום בתעשייה: עתיד תכנון השבבים בעידן המתפתח במהירות של הבינה המלאכותית.

יו"ר ומייסד חברת סינופסיס, ד"ר ארט דה ג'יאס, נשא את ההרצאה המרכזית בארוע שבמהלכה הוא סקר את השינויים העמוקים המעצבים את תעשיית השבבים. הוא התמקד בהתקדמות הטכנולוגית המהירה של תעשיית השבבים ובאופן שבו הבינה המלאכותית מייצרת הזדמנויות בשווקים ורטיקליים ומגדירה מחדש מושגי יסוד ותהליכים. הוא אמר שיש כיום צורך קריטי בטכנולוגיה בשיתוף פעולה מערכתי, ובמיקוד מוגבר ביעילות אנרגטית.

דה ג'יאס: "אנחנו מצויים בתהליך של האצה ובמעבר ממורכבות הנובעת מגידול בהיקף – למורכבות מערכתית, מה שמביא עמו הזדמנות נהדרת לעצב את עתיד הסיליקון והמערכות המוגדרות בתוכנה. שיתוף הפעולה לרוחב התעשייה הוא זה שהביא אותנו לרגע הזה, והכוח הקולקטיבי הוא זה שימשיך להגדיר מחדש את מה שאפשרי".

סגן נשיא להנדסה ב-Google Cloud, אורי פרנק, נתן את הרצאת הלקוח המרכזית, תחת הכותרת "הכל עניין של AI!". הוא סקר מגמות ב-AI המחוללות תמורה בעולם הטכנולוגיה, והציג את האתגרים וההזדמנויות שמציבה הבינה המלאכותית למערכות טכנולוגיות ולתעשיית השבבים. לדבריו, לבינה המלאכותית יהיה תפקיד מרכזי בתכנון ופיתוח טכנולוגיות הדור הבא.

40 מצגות טכנולוגיות

כנס SNUG Israel 2024, קיצור של Synopsys Users Group, נערך בהשתתפות מאות מהנדסים, מתכנני שבבים ומובילים בתעשייה. הוא כלל כ-40 מצגות טכניות בתחומי יישום ותכנון דיגיטלי, אימות תוכנה וחומרה, תכנון וסימולציה במעגלים אנלוגיים/מעורבים (AMS), אינטגרציה מוצלחת של IP במערכות על שבב (SoCs), בטיחות תפקודית ואימות פורמלי (FuSa), אמולציה ובניית אבות טיפוס מבוססי FPGA, ושבבים חסכוניים באנרגיה.

קבוצת המשתמשים של סינופסיס (SNUG) מאגדת כ-12,000 משתמשים בכלים ובטכנולוגיות של סינופסיס המשתתפים בכנסי SNUG בצפון אמריקה, אירופה, אסיה וישראל. חברת סינופסיס היא מהחברות הגדולות בעולם בתחום התכנון האלקטרוני (EDA), קניין רוחני (IP) לתכנון שבבים וכלים ושירותי בדיקת אבטחה.

וובינר סינופסיס לתקן Chiplet UCIe יתקיים ב-8 בפברואר

פורסם בתאריך ע"י Techtime

ביום ה’, ה-2 בפברואר 2024 בשעה 19:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום האימות וההתמודדות עם תקן הקישוריות בין אריחי סיליקון נפרדים בתוך השבב, Chiplet Interconnect Express – UCIe. הגרסה הראשונה של התקן (v1.0) הוצגה בחודש מרץ 2022 והעידכון הראשון (v1.1) פורסם בחודש יולי 2023. התקן מבטא דרישה גדולה מאוד בשוק לתקן חיבוריות פתוח שיאפשר לחברות לפתח שבבים חזקים יותר וחסכוניים באנרגיה.

העידכון לתקן הוסיף לו יכולת לספק מענה לצרכים מרכזיים: תוספות ייעודיות לתעשיית הרכב, שימוש בפרוטוקולי הזרמת נתונים, התאמת התכנון למארזים מתקדמים והוספת יכולות לביצוע בדיקות הסמכה של התכנון ושל השבב. וובינר Addressing UCIe 1.1 IP and System Level Verification Challenges יתמקד בשיקולי תכנון מרכזיים שיאפשרו לעמוד בדרישות האימות של התכנון, וסקירה של פתרונות סינופסיס המאפשרים לבצע את מטלת התכנון המורכבת של רכיבי UCIe 1.1.

הדוברים בוובינר:

Varun Agrawal (right), Sr Staff Product Manager at Synopsys. Varun has 15 years of experience in IP to System Level Functional Verification with expertise in Simulation, Emulation and Virtualization domain. Prior to Product Management, Varun led R&D projects in Virtualization over Emulation and worked in various development and customer facing roles at multiple design and EDA companies.

Divya Jindal (left) is a Product Engineer for UCIe VIP with 7+ years of experience working on Verification solutions for Memory protocols and UCIe. Divya is working on Synopsys UCIe IP for in-house validation.

למידע נוסף ורישום:

UCIe 1.1 IP and System Level Verification Challenges

סיוה ממתגת עצמה מחדש כיצרנית IP בלבד

פורסם בתאריך ע"י Techtime

חברת סיוה (Ceva) מהרצליה החלה במהלך מיתוג מחדש של זהותה כיצרנית של קניין רוחני (IP) כדי להתנתק מהניסוי הכושל שביצעה בתחום מתן שירותי הפיתוח של רכיבי ASIC עם רכישת ומכירת חברת אינטרינסיקס (Intrinsix) האמריקאית. השבוע (יום ד') היא ערכה כנס משקיעים ואנליסטים בבניין בורסת נסד"ק בניו יורק, ואף קיבלה את הזכות לצלצל בפעמון הנועל את המסחר היומי בבורסה. במהלך הארוע החברה הכריזה על עיצוב חדש של לוגו החברה שנועד להבליט את ההתמקדות שלה בתכנונים עבור אבזרים מקושרים, והסירה כל איזכור למוצאה המקורי כיצרנית מעבדי אותות (DSP). החברה אפילו שינתה את כתובת אתר האינטרנט שלה מ-ceva-dsp.com לכתובת החדשה ceva-ip.com.

כזכור, סיוה תמיד הייתה חברת קניין רוחני טהורה המוכרת רשיונות שימוש בטכנולוגיה שלה, עד שנת 2021 שבה היא רכשה את אינטרינסיקס תמורת כ-33 מיליון דולר. אינטרינסיקס מתמחה במתן שירותי תכנון שבבים (SoC ,ASIC ו-FPGA) לשוקי החלל, התעופה והביטחון ומבצעת פרוייקטים רבים אפילו עבור DARPA בארה"ב. המחשבה הייתה שהפעילות הזאת תסייע למכירות הקניין הרוחני ותייצר מקור הכנסה נוסף. אלא שהמהלך יצר בלבול בשוק ולקוחות רבים של סיוה חששו שהיא מתחילה להתחרות בהם. ההרפתקה הסתיימה לפני כחודשיים, כאשר אינטרינסיקס נמכרה לקיידנס תמורת 35 מיליון דולר.

שוק ה-Smart Edge נמצא בצמיחה

במסגרת החזון החדש, החברה מתמקדת בפיתוח מודולי קניין רוחני בתחומי הבינה המלאכותית והיתוך המידע בקצות הרשת, שהיא מכנה בשם Smart Edge. התחום הזה כולל פתרונות קישוריות אלחוטית, היתוך המידע המגיע מהחיישנים (תחום הכולל גם את הטכנולוגיות הקוליות של החברה), וניתוח המידע לצורך קבלת מסקנות (או הסקות במידה ומדובר במעגל עיבוד נוירוני). זהו שוק המצוי בצמיחה מהירה: להערכת החברה, שוק יעד הפוטנציאלי שלה יצמח מכ-1.5 מיליארד דולר ב-2022 לכ-2.2 מיליארד דולר ב-2027. סיוה הסבירה שהיא צפויה להגדיל את הריווחיות, מכיוון שיש לה ריבוי טכנולוגיות, ומתוך 160 לקוחותיה, יותר מ-60 לקוחות רוכשים ממנה מספר מודולים במספר טכנולוגיות שונות. כלומר, בחלק גדול מהמוצרים יש לה יותר ממקור הכנסה אחד.

החברה הכריזה על יעד שאפתני לשנת 2027: להגדיל את המכירות פי 1.5 ואת הריווחיות פי 10. המטרה היא להגיע לרווח מתואם למניה של דולר עד שנת 2027, בהשוואה לכ-6 סנט ברבעון השלישי 2023. ההכרזה כמעט שלא הורגשה במסחר במניית החברה בנסד"ק. היא עלתה בכ-1.1% וכעת החברה נסחרת לפי שווי שוק של כ-513 מיליון דולר. ברבעון השלישי 2023 הסתכמו מכירות החברה (ללא אינטרינסיקס) בכ-24.1 מיליון דולר: ההכנסות מהסכמי רישוי ירדו ב-26% לעומת הרבעון המקביל אשתקד והסתכמו בכ-13.9 מיליון דולר. ההכנסות מתמלוגים ירדו ב-11% לעומת הרבעון המקביל והסתכמו בכ-10.1 מיליון דולר.

וובינר סינופסיס לתכנון SoC יתקיים ב-14 בנובמבר

פורסם בתאריך ע"י Techtime

ביום ד’, ה-14 בנובמבר 2023 בשעה 19:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום תכנון SoC אשר יתמקד בהגדרת הדרישות והמגבלות מהמודולים אשר ישולבו בשבב, וביצוע אוטומטיזציה של חלקי ניכרים מהתהליך באמצעות מערכת Synopsys Timing Constraints Manager הפועלת בפורמט Synopsys Design Constraints – SDC, על-מנת להאיץ את תהליך התכנון ולהפחית את מספר הטעויות אשר מאפיינות את השלב הקריטי הזה.

We will demonstrate the approach taken and benefits observed using automated constraints promotion and generation on an early PCIe® Gen 6 design resulting in shorter TAT and improved PPA. Lastly, this webinar will illustrate how designers can ensure constraints correctness is maintained or bettered during the constraints promotion effort.

דוברים:

Ajay Daga (right), an R&D Group Director at Synopsys where he is responsible for Synopsys’ SDC constraints solutions. Prior to Synopsys he founded and led FishTail Design Automation, Inc. for 20 years. FishTail focused on solutions for SDC verification, management and generation and was acquired by Synopsys in 2022.

Mallik Devulapalli, (left), Principal Solutions Engineer at Synopsys. Mallik has over 25 years of experience in the RTL2GDS implementation, with experience in CPU, GPU, DSP, networking SoC and Interface IP class of SoC design. Prior to joining Synopsys he has worked in Fujitsu specializing in Sparc64 CPU design.

למידע נוסף והרשמה:

Automated Constraints Promotion Methodology from IP to SoC Designs

 

וובינר סינופסיס לקישוריות במרכזי נתונים יתקיים ב-8 בנובמבר

פורסם בתאריך ע"י Techtime

ביום ד’, ה-8 בנובמבר 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) את הוובינר הראשון מתוך סדרה של שלושה וובינרים בתחום הקישוריות המהירה במרכזי נתונים גדולים (hyperscale) חדשים. מרכזי נתונים מהדור החדש צריכים לתמוך בכמויות מידע גדולות מאוד.

הדבר דורש העברת מידע ברוחב פס של 400G באמצעות 112G Ethernet, בעוד שהדור הבא מתוכנן לקצבי תעבורה של 224Gbps המיושמים באמצעות מתגי 800G/1.6T. סדרת הוובינרים מוקדשת להבנת הדרישות מהמשדרים וכיצד להתמודד עימן.

Part I: Wednesday, November 8, 2023

  • Motivation for SERDES
  • Transmitter Requirements
  • Current/Voltage Mode Drivers

Speaker: 

Noman Hai, Analog Design Manager at Synopsys where he is involved in designing high speed interface IP circuits. His current interests include high speed I/O circuits, design methodology and automation, and mixed-signal circuits. He holds three U.S. patents.

למידע נוסף והרשמה:

CMOS Circuit Techniques for Wireline Transmitters Part I

וובינר SemIsrael לתכנון ואימות שבבים יתקיים ב-6 לספטמבר

פורסם בתאריך ע"י Techtime

ביום ד’, ה-9 בספטמבר 2023, יתקיים מפגש נוסף בסדרת הוובינרים של SemIsrael בתחום התכנון ואימות תכנוני השבבים. הוובינר ייערך בשעות 15:00-17:00 לפי שעון ישראל, ויוקדש לנושאים: שימוש ב FPGAs להשגת Ultra-Low Latency, שיתוף פעולה חדש בין סימנס ו-Avery אשר ניב Verification IPs משופרים, שימוש בפלטפורמות וירטואליות לפיתוח תוכנה עבור מעבדי RISC-V, ועוד. הוובינרים בסדרה מיועדים לקהילת השבבים הישראלית. ההשתתפות היא ללא תשלום. בסיומה של כל הרצאה יישאר זמן לשאלות ותשובות. בוובינר יתקיימו ארבע הרצאות–מומחים בנושאי ליבה בתכנון שבבים.

למידע נוסף והרשמה: SemIsrael Tech Webinar

הדוברים בוובינר: