וובינר סינופסיס לאופטיקה משולבת יתקיים ב-17 בספטמבר

3 ספטמבר, 2026

ההדרכה המקוונת תתקיים בשעה 19:00 לפי שעון ישראל. תתמקד בפיתוח XPUs התומכים ב-CPO על גבי פלטפורמת TSMC COUPE

וובינר סינופסיס לאופטיקה משולבת יתקיים ב-17 בספטמבר

ביום ה', ה-17 בספטמבר 2026, תקיים חברת סינופסיס (Synopsys) את הוובינר לאופטיקה משולבת במארזים, תחת השם: From Copper to COUPE: Scaling AI Interconnects with Co-Packaged Optics. הוובינר יתקיים בשעה 19:00 לפי שעון ישראל. אופטיקה משולבת במארז (Co-Packaged Optics – CPO) פורצת את מגבלת העברת הנתונים באמצעות הצבת המנועים האופטיים בסמוך ל-XPU.

בכך היא מקצרת את מרחק העברת האותות החשמליים מסנטימטרים למילימטרים, ומספקת את צפיפות רוחב הפס ואת היעילות האנרגטית שחיבורי נחושת אינם מסוגלים עוד לספק. בוובינר זה, Synopsys ו-GUC משתפות מניסיונן בפיתוח XPUs התומכים ב-CPO על גבי פלטפורמת TSMC COUPE – החל מקניין רוחני (IP) לממשקים מהירים, דרך אימות וסגירת תכנון רב-פיזיקליים (multiphysics signoff), ועד לייצור.

בהדרכה המקוונת יוצגו אתגרי תכנון ואינטגרציה מהעולם האמיתי, ובהם סטאק תלת-ממדי של EIC מעל PIC, ממשקי 224G ו-UCIe מהירים, ניתוח תרמי, והדרך לייצור ולבדיקות בהיקפים מסחריים. TSMC COUPE היא פלטפורמת אריזה ואינטגרציה של TSMC המיועדת לשילוב שבבים אלקטרוניים עם שבבי פוטוניקת סיליקון בתוך אותה מערכת ארוזה, בעיקר עבור יישומי CPO במאיצי AI, מרכזי נתונים ומערכות HPC. העקרון המרכזי הוא הצבת רכיבי התקשורת האופטית קרוב מאוד למעבד/מאיץ, במקום להעביר נתונים במהירויות גבוהות על גבי מוליכי נחושת למודולים אופטיים מרוחקים.

What You'll Learn:

Why AI scale-up and scale-out fabrics are driving CPO, and where ESUN and UALink fit
How 224G and UCIe IP enable high-bandwidth, low-power optical engines in COUPE
How GUC transforms COUPE into production-ready optical XPUs through advanced-packaging and 2.5D/3D integration expertise
Proven results solving COUPE implementation challenges: EIC/PIC co-design, hybrid bonding, and interposer/RDL integration
How Synopsys and GUC co-optimize XPU thermal behavior with optical engines using Synopsys multiphysics analysis technologies
How GUC's turnkey ASIC, manufacturing, and test flow delivers volume-ready CPO for AI systems.

דוברים:

Igor Elkanovich, CTO, GUC :

In recent 10 years Igor Elkanovich serves as GUC’s CTO, responsible for IP and methodology development using advanced silicon process and packaging technology, and supervising architecture and execution of large-scale AI projects. He holds 35 patents at different stages and focuses on AI, HPC, XPU and networking applications.

Sheng-Fan Yang, Director, GUC:

Sheng-Fan Yang received his Ph.D. in electrical engineering (EE) from National Cheng Kung University (NCKU), Taiwan. Currently, he serves in GUC as a director, leading SI/PI/TI/MI division, for chip/package/system high speed integrated designs of AI ASIC products. His research interest includes high speed heterogeneous integration of 2D/2.5D/3D-IC, e.g., 112G/224G-SerDes, UCIe-A/S, HBM3/4, and multi-physics co-analysis.

Madhumita Sanyal, Sr. Director of Technical Product Management, Synopsys:

Madhumita Sanyal is a senior Director of Technical Product Management specializing in advanced interface technologies, C2C interconnects, and system architecture for next-generation computing platforms. She has 23+ years of experience in the design, and product management of high-speed I/O, system-level design, SoCs with a focus on enabling scalable solutions for AI, data center, and high-performance computing.