PCI-SIG מכריזה: PCIe 8.0 יכפיל את קצב ההעברה

ארגון PCI-SIG, הגוף הבינלאומי שאחראי על תקני התקשורת הפנימיים במחשבים, הודיע על תחילת פיתוח תקן PCI Express 8.0.התקן החדש יציע קצב העברה של 256 גיגה־טרנספרים לשנייה (GT/s) – כלומר 256 מיליארד "סימני תקשורת" בכל שנייה, מה שמתורגם בפועל לקצב של מאות גיגה־ביט לשנייה בכל נתיב.

זהו פי שניים מהדור הקודם, PCIe 7.0. על פי התכנון, המפרט המלא יושלם עד שנת 2028, כאשר עיקרי הפיתוח מתמקדים לא רק במהירות, אלא גם בצמצום צריכת חשמל, שיפור מנגנוני תיקון השגיאות ושימור התאימות לאחור עם רכיבי PCIe קיימים. המשמעות: מערכות מחשוב יוכלו ליהנות מרוחב פס של עד טרה־בייט לשנייה בתצורת x16 (כ-16 נתיבים במקביל), ללא צורך בהחלפת כל התשתית.

PCI Express (PCIe) הוא תקן התקשורת המרכזי המחבר בין הרכיבים השונים בתוך לוח האם: מעבדים, כרטיסי גרפיקה, כרטיסי רשת, כונני SSD מהירים, מאיצים ייעודיים ועוד. זהו הנתיב שבו זורמים הנתונים במהירות עצומה בין הרכיבים. כל דור חדש של PCIe מכפיל בקירוב את קצב התעבורה של קודמו. אם בעבר PCIe 3.0 היה מספיק בעיקר לכוננים גרפיים ולכונני SSD, הרי שכיום המעבר ל-PCIe 5.0 ו-6.0 הפך להכרחי עבור יישומים עתירי דאטה כמו וידאו 8K, מחשוב ענן ומעל לכול, בינה מלאכותית.

AI כמנוע הצמיחה העיקרי

עבור תעשיית הבינה המלאכותית, PCIe הוא לא רק פרוטוקול חומרה אלא עורק ראשי. בכל אימון של מודל שפה גדול או רשת נוירונים עמוקה יש צורך להעביר כמויות עתק של נתונים בין ה-CPU ל-GPU, או בין עשרות ומאות GPU הפועלים במקביל. רוחב הפס של PCIe קובע עד כמה מהר אפשר להזרים נתונים אל המאיץ הגרפי וכמה יעילה תהיה חלוקת המשימות במערכת מבוזרת.

ככל שמודלים מתרחבים לטריליוני פרמטרים, הצוואר בקבוק הופך להיות לא כוח העיבוד של ה-GPU עצמו, אלא מהירות הקישוריות ביניהם. PCIe 8.0 נועד להקטין את הפער הזה: הוא מספק רמת ביצועים שתאפשר למרכזי נתונים להריץ אימונים מסיביים בקצב גבוה יותר, תוך צריכת חשמל מופחתת ותאימות לאחור עם תשתיות קיימות.

התקן החדש ישמש לא רק בענקיות הטכנולוגיה שמאמנות מודלי שפה ענקיים, אלא גם בתעשיות כמו רכב אוטונומי, הדמיה רפואית, פיננסים וצבא וחלל. בכל מקום שבו נדרשים חישובים בזמן אמת והעברת נתונים עצומה – PCIe הוא הפרוטוקול שמחזיק את הכל ביחד. במילים אחרות, PCI Express 8.0 הוא לא רק שדרוג טכני; הוא תשתית חיונית לעידן ה-AI.

 

וובינר סינופסיס ל-PCIe 5.0 יתקיים ב-2 באוקטובר 2025

ביום ה', ה-2 באוקטובר 2025, תקיים חברת סינופסיס (Synopsys) וובינר בנושא תקן הקישוריות המהיר PCIe 5.0, בהשוואה לתקן הדור הקודם, PCIe 4.0. ההדרכה המקוונת תשודר בשעה 19:00 לפי שעון ישראל ותימשך 60 דקות. היא תתקיים תחת הכותרת: Why Choose PCIe 5.0 for Power, Performance, and Bandwidth at the Edge?

As edge, mobile and automotive applications demand faster data processing, lower latency, and reduced power consumption, PCI Express® 5.0 has emerged as the optimal interconnect standard. Doubling the data rate of PCIe 4.0 while enabling lane reduction, PCIe 5.0 helps SoC designers achieve significant savings in power, area, and beachfront—critical advantages for space- and thermally-constrained environments such as ADAS, AIoT, and 5G edge devices.

In this Synopsys webinar, we will discuss how our high-performance, silicon-proven PCIe 5.0 IP enables scalable systems and energy efficiency across automotive, mobile, and edge use cases.

We will explore:

  • Key benefits of migrating to PCIe 5.0
  • Architectural considerations for integrating PCIe 5.0 in edge SoCs
  • Low-power design techniques, including dynamic power gating
  • Real-world deployment examples and interoperability highlights

Speaker: Gustavo Pimentel, Principal Product Marketing Manager at Synopsys, specializing in PCIe products. With 17 years of experience in embedded software, Gustavo has spent the last 8 years developing Linux device drivers for Synopsys IPs, including PCIe.

 

 

 

למידע נוסף ורישום:

PCIe 5.0 for Power, Performance, and Bandwidth at the Edge