סינופסיס רוכשת את חברת Atrenta

28 יוני, 2015

סינופסיס תשלב את טכנולוגיית המימוש והווריפיקציה הסטטית של Atrenta בפלטפורמות Synopsys Verification Continuum ו-Galaxy Design. כנס המשתמשים הישראלי של Atrenta יתקיים השנה ביום ג', ה-8 ביולי 2015 במלון דן אכדיה בהרצליה

חברת סינופסיס (Synopsys) חתמה על הסכם לרכישת חברת Atrenta מארה"ב, המספקת פתרונות למימוש SoC (מערכות על-גבי שבב) עבור תעשיית השבבים. סינופסיס תשלב את טכנולוגיית המימוש והווריפיקציה הסטטית של Atrenta בפלטפורמות Synopsys Verification Continuum ו-Galaxy Design. העיסקה מאפשרת לה להציע למתכננים קו מוצרים מקיף יותר של פתרון סיליקון לתוכנה (silicon to software) עבור המערכות האלקטרוניות.

"ההובלה המוכחת של Atrenta בטכנולוגיות סטטיות ופורמליות מוכרת בענף ה-EDA, והטכנולוגיה שלה נמצאת בשימוש של צוותי תכנון ווריפיקציה ברחבי העולם", אמר מנוג' גאנדי, סגן נשיא ומנהל כללי של קבוצת הווריפיקציה בסינופסיס. "אנחנו מצפים למנף את הטכנולוגיה הזו כדי לשפר את פלטפורמת Verification Continuum שלנו, במטרה להתמודד עם האתגרים ההולכים והגוברים של הווריפיקציה, וכדי לתמוך בשיתופי הפעולה שלנו בתחום המו"פ עם לקוחות בתחומי הווריפיקציה והמימוש".

אג'וי בוז, יו"ר, נשיא ומנכ"ל Atrenta, אמר שפתרונות SpyGlass, GenSys ו-BugScope של Atrenta ממוקדים בייעול התכנון והווריפיקציה של מערכות על גבי שבב. "השילוב של הטכנולוגיה שלנו בפלטפורמות של סינופסיס יאיץ את החדשנות בתעשייה". היקף העיסקה לא נמסר. היא צפויה להיסגר בקיץ 2015.

חברת סינופסיס נחשבת לחברת התוכנה ה-15 בגודלה בעולם. היא מתמקדת באספקת כלים בתחום ה-(EDA (Electronic Design Automation ו-IP (מודולי תכנון מוכנים ובדוקים) עבור מתכנני שבבים, וכן כלים לבדיקות איכות תוכנה ובדיקות אבטחת תוכנה באמצעות פתרונות Coverity.

כנס המשתמשים הישראלי של אטרנטה

בישראל, חברת Atrenta תקיים השנה את כנס המשתמשים הישראלי שלה ביום ג', ה-8 ביולי 2015 במלון דן אכדיה בהרצליה. הכנס מיועד למתכנני VLSI, במיוחד למתכנני ASIC ו-FPGA, וכן למהנדסים העוסקים בווריפיקציה של תכנוני שבבים.

הכנס יוקדש לחידושים האחרונים של החברה בתחום ה-RTL Signoff שהוצגו לפני כשבוע במהלך תערוכת Design Automation Conference שנערכה בסן-פרנסיסקו, קליפורניה. המושג Signoff הוא חלק בלתי נפרד מתעשיית השבבים ובעל משמעויות רבות. בעיקרון, מדובר בשלב של אימות המתבצע בסיומו של שלב כלשהוא בתכנון או בייצור השבב, שנועד לוודא שהוא מוכן לשלב הבא בתהליך.

ההשתתפות בכנס היא בחינם לקהיליית ה-VLSI הישראלית, אולם דרוש רישום מראש.