סינופסיס מכינה את כלי הסינתיזה שלה ל-7 ננומטר

27 נובמבר, 2016

סינופסיס שהודיעה שהיא מתחילה לבצע שינויים טכנולוגיים במערכות הסינתיזה וניתוח התפוקה שלה, כדי להנכין אותם לייצור רכיבי 7 ננומטר המבוססים על טרנזיסטורי FinFET

סינופסיס שהודיעה שהיא מתחילה לבצע שינויים טכנולוגיים במערכות הסינתיזה וניתוח התפוקה שלה, כדי להנכין אותם לייצור רכיבי 7 ננומטר המבוססים על טרנזיסטורי FinFET 

חברת סינופסיס (Synopsys) מתחילה להכין את כלי הסינתיזה שלה עבור תהליך ייצור שבבים המבוססים על טרנזיסטורי FinTEF אשר מיוצרים בתהליך של 7 ננומטר. החברה מסרה שהיא נמצאת במהלכו של פרוייקט להרחבת פתרון הבדיקה וניתוח התפוקה (yield) שלה, כדי לשפר את יכולות הבדיקה, התיקון והדיאגנוסטיקה במערכות על גבי-שבב (SoCs) המיוצרות בגיאומטרה של 7 ננומטר. במסגרת הפרוייקט, היא משתפת פעולה עם מספר חברות סמיקונדקטור לקידום של שיטות בדיקה ודיאגנוסטיקה עבור רכיבי לוגיקה, זיכרון ורכיבי סיגנל מעורב מהירים המיוצרים ב-7 ננומטר. הכוונה היא לספק פונקציונליות חדשה בפתרון הבדיקה מבוסס הסינתזה של סינופסיס, הכולל את TetraMAX II ATPG, DesignWare STAR Memory System ו-DesignWare STAR Hierarchical System.

במסגרת זאת היא החלה להוסיף מספר טכנולוגיות חדשות לכלים הוותיקים: טכנולוגיות מידול חדשות דוגמת resistance sweeping, משפרות את היכולת לבצע בדיקות מבוססות slack ומודעות לתאים (cell-aware) בכדי לאתר פגמים ברכיבים לוגיים, כמו גשרים חלקיים בתוך התא (intra-cell partial bridges) הנפוצים יותר בתהליכי FinFET מתקדמים.

החברה הוסיפה לפתרון STAR Memory System אלגוריתמים המבוססים על למידת סיליקון, כדי לאתר ולתקן פגמים בזיכרונות משובצים, המתבטאים ב-resistive fin shorts, fin opens ו-gate-fin shorts. טכנולוגיות חדשות נוספות כוללות תמיכה ב"תיאורים מודעים לתאים" (cell-aware) במסד הנתונים המשותף לפתרונות TetraMAX II ATPG ו-Yield Explorer. השילוב בין שיפורים בבדיקה ובדיאגנוסטיקה מחזקים את היכולת לאתר פגמי 7 ננו-מטר ומזרזים את ניתוח הכשלים ואת הגברת ה-yield בסביבות ייצור.

סגן נשיא לשיווק IP ותכנון אבות טיפוס בסינופסיס, ג'ון קוטר, הסביר שהעלייה במורכבות ובגיוון תהליכי הייצור של שבבי FinFET ב-7 ננומטר, דורשת שיפור של טכנולוגיות הבדיקה וה-yield. פתרון הבדיקה מבוסס הסינתזה של סינופסיס (Synopsys synthesis-based test solution) כולל את DFTMAX Ultra, DFTMAX, TetraMAX I ו-TetraMAX II עבור בדיקת לוגיקה מודעת-להספק (power-aware) ודיאגנוסטיקה פיזית; DFTMAX LogicBISTעבור בדיקה עצמית בתוך המערכת; SpyGlass DFT ADV עבור ניתוח בדיקתיות; מערכת DesignWare STAR Hierarchical System עבור בדיקה אוטומטית היררכית של IP ובלוקים לוגיים על גבי SoC; מערכת DesignWare STAR Memory System עבור יכולות משובצות של בדיקה, תיקון ודיאגנוסטיקה; סימולטור הכשלים Z01X; ניתוח yield שהתכנון עומד במרכזו (design-centric) Yield Explorer ומערכת התוכנה Camelot עבור ניווט CAD.

בנוסף, הוא משלב סינתזת Design CompilerRTL עם טכנולוגיית בדיקה משובצת, שילוב הדוק לפלטפורמת Synopsys Galaxy Design Platform, כולל סינתזת Design Compiler, פתרון ה-place and route מדגם IC Compiler II ופתרון ניתוח התזמון PrimeTime.

פורסם בקטגוריות: חדשות , תוכנה ותכנון אלקטרוני