המרכז האקדמי רופין קיים האקתון RISC-V

6 יוני, 2021

הארוע התקיים בשבוע שעבר בחסות Western Digital, Veriest, אינוויז ו-IEEE Computer Society. זה ההאקתון הראשון בישראל שהתמקד במעבד הקוד הפתוח RISC-V

המרכז האקדמי רופין קיים בשבוע שעבר את ההאקתון הראשון בישראל שהתמקד במעבד הקוד הפתוח RISC-V. הארוע נערך בהשתתפות כ-60 סטודנטים מהפקולטה להנדסה. הם התחלקו ל-30 קבוצות והתמודדו עם משימת פיתוח מאיץ חישוב מהיר לאלגוריתם בינה מלאכותית. הארוע התקיים בחסות Western Digital, Veriest, אינוויז ו-IEEE Computer Society.

במקום הראשון זכו אנה בס ואלכס אברמוב שפיתחו מכפל מטריצות מקבילי שהופעל על-ידי מעבד RISC-V. במקום השני זכו הילה מסטורוב וניר ברק, שפיתחו יחידת האצה חומרתית המשלבת עבודה משותפת עם מעבד RISC-V. הפתרון כולל חומרה ותוכנה. במקום השלישי זכה יקיר חסיר, שפיתח מאיץ חמרה מקבילי המבוסס על זרימת נתונים (data flow) שהופעל על-ידי מעבד RISC-V.

ראש המעבדה לבינה מלאכותית ועיבוד מקבילי במרכז האקדמי רופין, ויוזם ההאקתון, פרופ' פרדי גבאי, אמר שעולם המחשוב נדרש לשינוי מעמיק המבוסס על שימוש במאיצים ובמעבדי קוד פתוח דוגמת RISC-V. מנכ"ל חברת תכנון הרכיבים Veriest, משה זלצברג, אמר שהחברה שיש צורך לאומי בעידוד צעירים מבריקים להיכנס לתחום הזה, "|הנמצא כעת בתקופת פריחה אדירה".

מתחרה מפתיעה ל-ARM ול-MIPS

ארכיטקטורת RISC-V פותחה לפני כ-11 שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להריץ מחשבים חזקים בעלי אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית. מאחורי הפיתוח עומדות שתי מטרות מרכזיות. הראשונה: לספק אלטרנטיבה לארכיטקטורות ARM ו-MIPS הסגורות, אשר נשלטות כל אחת על-ידי ספקית יחידה.

השנייה: לבנות קהילה גדולה של ספקים ושל קוד פתוח, המעניקים גמישות גדולה יותר לחברות המשתמשות בליבת העיבוד הפתוחה. שוק ה-RISC-V מייצר תחרות מפתיעה ל-ARM ול-MIPS וכולל כיום ספקים של תכנוני ליבות חינם בקוד פתוח וספקים של תכנוני ליבות בתשלום. היתרון המרכזי שלו הוא שחברות הבוחרות בארכיטקטורה הזאת אינן קשורות לספק יחיד, ועובדות על ארכיטקטורה שהיא פתוחה בפניהן, שבה הן מכירות את מבנה המעבד ויכולות לבצע בו שינויים.

פורסם בקטגוריות: חדשות , מחשבים ומערכות משובצות

פורסם בתגיות: RISC-V