מ-CEVA עד MIPS: מעבדי RISC-V נכנסים אל המרכז

חברת SiFive הכריזה על השלמת פיתוח המעבד החזק ביותר שלה המבוסס על ארכיטקטורת RISC-V הפתוחה, P550, אשר מסמן את כניסתה של הארכיטקטורה הפתוחה אל רמת השרתים ומערכות לינוקס ארגוניות בקנה מידה מלא. המעבד החדש הוא בעל רוחב מילה של 64 סיביות ויכיל ארבע ליבות עיבוד. הוא עובד במהירות שעון של 2.4GHz ומספק ביצועים ברמה גבוהה אשר קיבלה את הציון 8.65/GHz במבחן SPECInt 2006.

המעבד ייוצר על-ידי שותף רב עוצמה: חברת אינטל הודיעה שהיא תייצר אותו בתהליך של 7 ננומטר ותוציא אותו לשוק במסגרת פלטפורמת Horse Creek, אשר תכלול בנוסף למעבד גם את ממשקי ה-DDR וה-PCIe של אינטל. המעמד המתחזק של ארכיטקטורת המיחשוב הפתוחה RISC-V בא לידי ביטוי בהחלטתה המפתיעה של חברת MIPS לפתח את הדור הבא של מעבדיה בארכיטקטורת RISC-V ולא בארכיטקטורת MIPS שלה עצמה. זהו מהלך היסטורי, מכיוון שחברת MIPS מספקת קניין רוחני של מעבדים המבוססים על הקונספט של מעבדי RISC מהדור הראשון, ובמשך זמן רב נחשבה למתחרה קשה של חברת ARM.

MIPS יוצאת מצ'פטר 11 עם רעיון חדש

בשנת 2013 היא נרכשה על-ידי Imagination הבריטית תמורת 100 מיליון דולר, לאחר תחרות מחירים מול חברת CEVA מהרצליה. בסוף 2017 מכרה אותה אימג'יניישן לקרן ההשקעות Tallwood VC מקליפורניה תמורת 65 מיליון דולר בלבד והפעילה אותה כחברה בת של Wave Computing. אלא שהמיזם לא התרומם ובחודש אפריל 2020 היא קיבלה הגנת צ'פטר 11 בעקבות פשיטת רגל. במרץ 2021 הכריזה Wave על יציאה מצ'פטר 11 בעקבות השקעה של 61 מיליון שביצעה קרן טאלווד.

אלא שההודעה על חזרתה לפעילות מסחרית כללה פרט מעניין: MIPS החליטה שהדור הבא של המעבדים שאותו היא מפתחת כעת, יתבסס על ארכיטקטורת RISC-V. יש הגיון רב בהחלטה הזאת: כדי להתחרות ב-ARM זקוקה MIPS לא רק לארכיטקטורת עיבוד יעילה, אלא גם לתמיכה מלאה בתוכנות, ביישומים ובכלי פיתוח שרק סביבת משתמשים גדולה יכולה לספק. המעבר לסביבת RISC-V יאפשר לה ליהנות מהתוצרים של קהילה פתוחה גדולה מאוד שאותה יכולה לספק הארכיטקטורה החדשה הזאת.

לשם המחשה, הארגון התעשייתי RISC-V International המקדם את הארכיטקטורה הזאת, צמח בשנה האחרונה ליותר מ-1,000 חברים מכ-220 חברות, בהן חברות ענק כמו וואווי, ZTE, ווסטרן דיג'יטל, גוגל, יבמ, אינפיניאון, NXP, סמסונג, זיילינקס, וכמובן MIPS ואפילו CEVA הישראלית. זו האחרונה נושמת ככל הנראה לרווחה, וכיום היא שמחה שנכשלה בתחרות על רכישת MIPS.

כבר בשנת 2018 זיהתה סיוה את הפוטנציאל של ארכיטקטורת RISC-V, כאשר הכריזה שחברת RivieraWaves הצרפתית שאותה היא רכשה ב-2014, התאימה את הקניין הרוחני של שבבי Wi-Fi ו-Bluetooth גם לארכיטקטורת RISC-V. בינואר 2021 היא דיווחה על שיתוף פעולה עם חברת SiFive (שהוקמה על-ידי מפתחי RISC-V מאוניברסיטת ברקלי, קליפורניה) שבמסגרתו ישולב הקניין הרוחני של המעבדים הקוליים CEVA-BX, מעבדי התמונה CEVA-XM, ומאיצי הבינה המלאכותית של סיוה בחבילת Edge AI SoC DesignShare של SiFive, לפיתוח רכיבים לאבזרי קצה מבוססי RISC-V.

סוג השוק שחברות טכנולוגיה אוהבות

בחודש מאי 2021 רכשה סיוה את Intrinsix Corp האמריקאית תמורת 33 מיליון דולר במזומן. אינטרינסיקס מספקת שירותי תכנון רכיבי ASIC מורכבים בטכנולוגיות RF, mixed signal, דיגיטל, מעבדי אבטחת מידע ומעבדים המבוססים על ארכיטקטורת RISC-V. בין השאר היא משתתפת בפרוייקט DARPA CHIPS המתמקד במתודולוגיות תכנון שבבים מאובטחים, ומספקת לו שבבים מבוססי RISC-V ליישומי IoT ותקשורת צבאיים.

בעקבות שתי ההתפתחויות האחרונות, הפך שוק ה-RISC-V לשוק יעד משמעותי של סיוה. זהו שוק מהסוג שחברות הייטק אוהבות: הוא מבוסס על טכנולוגיה חדשה אשר מקבלת את ברכת הדרך של הענקיות בתחום – אולם עושה בינתיים רק את צעדיה הראשונים. כלומר, שוק צומח. בשבוע שעבר סיוה נתנה לכך הכשר רשמי, כאשר בהודעה לעיתונות שהיא הוציאה בעניין כניסה לתחום ה-UWB, היא הוסיפה שורה חדשה לפיסקה המסורתית המתארת את פעילותה: "מוצרי החברה כוללים שילוב של מעבדי RISC-V".

הדילמה של מובילאיי

להתפתחויות האלה יש נקודה ישראלית נוספת: חברת MIPS מספקת קניין רוחני (IP) של מעבדי מחשבים. הלקוחה המפורסמת ביותר שלה היא מובילאיי, שמעבדי הראייה EyeQ שלה מבוססים על ארכיטקטורת MIPS. כעת עולה שאלה מעניינת, האם גם מובילאיי תעבור בעתיד לארכיטקטורת RISC-V, או שהיא תחליט לאמץ את ארכיטקטורת x86 של החברה האם שלה – אינטל.

אינטל הציעה לרכוש את SiFive תמורת 2 מיליארד דולר

בתמונה למעלה: כרטיס פיתוח HiFive למערכות מבוססות RISC-V של SiFive

חברת אינטל (Intel) הגישה הצעה לרכוש את חברת SiFive האמריקאית תמורת כ-2 מיליארד דולר, כך דיווחה בשבוע שעבר סוכנות בלומברג. חברת SiFive הוקמה לפני כ-10 שנים על-ידי צוות החוקרים מאוניברסיטת ברקלי קליפורניה, אשר פיתחו את ארכיטקטורת הקוד הפתוח RISC-V, ונחשבת לאחת מהחברות המובילות כיום באספקת IP ובייצור מעבדים מבוססי RISC-V. לפי הידיעה בבלומברג, סייפייב לא השיבה להצעה, ופנתה למספר יועצים חיצוניים כדי שייסיעו לה לגבש את עמדתה. בידיעה גם נמסר שהחברה קיבלה הצעות מרוכשים פוטנציאליים נוספים.

ארכיטקטורת RISC-V פותחה לפני כ-11 שנים באוניברסיטת ברקלי במתכונת של ממשק ISA פתוח שיכול להריץ מחשבים חזקים בעלי אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית. מאחורי הפיתוח עומדות שתי מטרות מרכזיות. הראשונה: לספק אלטרנטיבה לארכיטקטורות ARM ו-MIPS הסגורות, אשר נשלטות כל אחת על-ידי ספקית יחידה, והשנייה: לבנות קהילה גדולה של ספקים ושל קוד פתוח, המעניקים גמישות גדולה יותר לחברות המשתמשות בליבת העיבוד הפתוחה.

התעשייה אוהבת את RISC-V

המחיר שאינטל כנראה הציעה מלמד על זינוק עצום בשווי השוק של החברה. בחודש אוגוסט 2020 היא גייסה 61 מיליון דולר ממשקיעים אסטרטגיים, בהם אינטל, קואלקום, ווסטרן דיג'יטל ו-SK Hynix, לפי שווי חברה של כ-200 מיליון דולר. בחודש ספטמבר 2020 היא גייסה לשורותיה את סגן נשיא ומנהל תחום הרכב בחברת קואלקום, פטריק ליטל, ומינתה אותו ליו"ר ומנכ"ל, במטרה שיוביל אותה במאבק מול חברת ARM, המספקת קניין רוחני למעבדים המבוסס על ארכיטקטורה קניינית סגורה.

בשנים האחרונות זכתה הארכיטקטורה החדשה להצלחות רבות כאלטרנטיבה ל-ARM. באפריל 2021 היא הכריזה על שיתוף פעולה אסטרטגי עם Renesas בפיתוח סדרה של שבבים מבוססי RISC-V עבור תעשיית הרכב. בספטמבר 2020 היא הכריזה על רכיב ה-SoC מדגם U740, אשר יכול לשמש כמעבד הליבה של מחשבי PC מבוססי לינוקס ולפני חודש היא חשפה לוח-אם מלא מבוסס RISC-V שיכול להחליף לוחות אם למחשבים המבוססים על ארכיטקטורת X86 של אינטל. בתחילת 2020 הודיעו גם קואלקום וגם סמסונג שהן מאמצעות את הארכיטקטורה בחלק מהמוצרים שלהן.

מנכ"ל אינטל, פט גלסינגר, אסטרטגיית IDM 2.0 מבוססת על ייצור בשלושה מודלים עסקיים שונים
מנכ"ל אינטל, פט גלסינגר, אסטרטגיית IDM 2.0 מבוססת על ייצור בשלושה מודלים עסקיים שונים

בחודש אפריל 2021 הודיעו SiFive וחברת שירותי הייצור של סמסונג, Samsung Foundry, על הרחבת שיתוף הפעולה ביניהן בהבאה לשוק של מעבדי הבינה המלאכותית SiFive RISC-V AI SoC. ההסכם הזה שופך אור על צומת האינטרסים שבגללם מעוניינת אינטל בחברת SiFive, במיוחד לאור העובדה שחברת אנבידיה נמצאת בתהליך מיזוג עם חברת ARM בעיסקת ענק בהיקף של כ-40 מיליארד דולר. אינטל זקוקה לארכיטקטורת RISC-V משתי סיבות עיקריות: שמירה על מעמדה בתחום המחשבים החזקים ותשתיות מרכזי הנתונים שאנבידיה מעוניינת להיכנס אליהם בעזרת חברת ARM, ובניית פורטפוליו של לקוחות עבור שירותי הייצור החדשים שהיא מקימה כעת (Intel Foundry).

הספקטרום של RISC-V: ממחשבים חזקים ועד מיקרו-בקרים

במאבק מול ARM-אנבידיה, הארכיטקטורה החדשה מספקת תשתית עיבוד חסכונית באנרגיה המתאימה לכל רמות העיבוד: החל במיקרו-בקרים חסכוניים בהספק ובמשאבים, וכלה במערכות עתירות עיבוד (HPC). הדבר יסייע לאינטל לספק מענה לשילוב המאיים של מעבדי RISC מבוססי ARM המגיעים ביחד עם מעבדי GPU של אנבידיה, אשר מתחיל להיכנס למרכזי העיבוד הגדולים. מנגד, הטכנולוגיה מכניסה את אינטל לתחום המיקרו-בקרים שבו היא לא נוכחת כיום. חשיבותו נמצאת כיום בעלייה תלולה, לאור הצמיחה בשוק ה-IoT, אשר מבוסס על ליבות עיבוד חסכוניות מאוד באנרגיה.

מנגד, אינטל מקימה זרוע עסקית חדשה לחלוטין אשר מבוססת על אספקת שירותי ייצור ללקוחות. אסטרטגיית IDM 2.0 שעליה הכריז המנכ"ל פט גלסינגר מבוססת על שלוש רגליים: ייצור שבבי הליבה של אינטל במפעלים של אינטל, שימוש בקבלני ייצור חיצוניים להשלמת קיבולת הייצור הדרושה, ומתן שירותי ייצור לחברות פאבלס. הוספת RISC-V לפורטפוליו הטכנולוגיות הייחודיות של Intel Foundry, לצד מארזים מיוחדים ורכיבים מיתכנתים, הופכים את שירות הייצור החדש לאטרקטיבי מאוד, במיוחד בעידן הנוכחי שבו החברות נוטות להסתמך על רכיבי ASIC עצמיים וייעודיים, ופחות על רכיבים גנריים מוכנים מהמדף.

שתי החברות כבר החלו בשיתוף פעולה בכיוון הזה: במרץ 2021 הודיעה SiFive על הסכם המאפשר לאינטל לספק שירותי ייצור הכוללים את הקניין הרוחני שלה ואת ומעבדי RISC-V. אלא שעדיין קיימים סימני שאלה רבים מאחורי הידיעה על הגישוש של אינטל. העיקרי שבהם הוא שיש מתעניינים נוספים ברכישת SiFive. השאלה הראשונה היא מי הם המתחרים של אינטל בניסיון ההשתלטות על החברה. השאלה השנייה היא האם SiFive תסכים להימכר, והשלישית – האם אנחנו עומדים בפיתחה של תחרות מחירים – כמו זו שהתנהלה בין אינטל ואנבידיה כאשר שתיהן התחרו על רכישת מלאנוקס הישראלית.

סיוה הישראלית מספקת בינה מלאכותית ל-SiFive

חברת SiFive מכירה את השוק הישראלי, מעבר לעניין של התעשייה והאקדמיה בארץ בארכיטקטורת המיחשוב הפתוחה. בינואר 2020 היא חתמה על הסכם עם חברת סיוה מהרצליה (CEVA) שנועד להרחיב את פעילותה בתחום התכנון ואספקת שבבי בינה מלאכותית. במסגרת ההסכם, שתי החברות מבצעות פיתוח משותף של טכנולוגיות בינה מלאכותית עבור עיבוד תמונה, ראייה ממוחשבת, זיהוי דיבור והיתוך חיישנים. סיוה תספק את הקניין הרוחני של המעבדים הקוליים CEVA-BX, מעבדי התמונה CEVA-XM, ומאיצי הבינה המלאכותית שלה. המוצרים האלה גם ישולבו בחבילת Edge AI SoC DesignShare, שנועדה לסייע ללקוחות לפתח רכיבים לאבזרי קצה המבוססים על ארכיטקטורת RISC-V.

המרכז האקדמי רופין קיים האקתון RISC-V

המרכז האקדמי רופין קיים בשבוע שעבר את ההאקתון הראשון בישראל שהתמקד במעבד הקוד הפתוח RISC-V. הארוע נערך בהשתתפות כ-60 סטודנטים מהפקולטה להנדסה. הם התחלקו ל-30 קבוצות והתמודדו עם משימת פיתוח מאיץ חישוב מהיר לאלגוריתם בינה מלאכותית. הארוע התקיים בחסות Western Digital, Veriest, אינוויז ו-IEEE Computer Society.

במקום הראשון זכו אנה בס ואלכס אברמוב שפיתחו מכפל מטריצות מקבילי שהופעל על-ידי מעבד RISC-V. במקום השני זכו הילה מסטורוב וניר ברק, שפיתחו יחידת האצה חומרתית המשלבת עבודה משותפת עם מעבד RISC-V. הפתרון כולל חומרה ותוכנה. במקום השלישי זכה יקיר חסיר, שפיתח מאיץ חמרה מקבילי המבוסס על זרימת נתונים (data flow) שהופעל על-ידי מעבד RISC-V.

ראש המעבדה לבינה מלאכותית ועיבוד מקבילי במרכז האקדמי רופין, ויוזם ההאקתון, פרופ' פרדי גבאי, אמר שעולם המחשוב נדרש לשינוי מעמיק המבוסס על שימוש במאיצים ובמעבדי קוד פתוח דוגמת RISC-V. מנכ"ל חברת תכנון הרכיבים Veriest, משה זלצברג, אמר שהחברה שיש צורך לאומי בעידוד צעירים מבריקים להיכנס לתחום הזה, "|הנמצא כעת בתקופת פריחה אדירה".

מתחרה מפתיעה ל-ARM ול-MIPS

ארכיטקטורת RISC-V פותחה לפני כ-11 שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להריץ מחשבים חזקים בעלי אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית. מאחורי הפיתוח עומדות שתי מטרות מרכזיות. הראשונה: לספק אלטרנטיבה לארכיטקטורות ARM ו-MIPS הסגורות, אשר נשלטות כל אחת על-ידי ספקית יחידה.

השנייה: לבנות קהילה גדולה של ספקים ושל קוד פתוח, המעניקים גמישות גדולה יותר לחברות המשתמשות בליבת העיבוד הפתוחה. שוק ה-RISC-V מייצר תחרות מפתיעה ל-ARM ול-MIPS וכולל כיום ספקים של תכנוני ליבות חינם בקוד פתוח וספקים של תכנוני ליבות בתשלום. היתרון המרכזי שלו הוא שחברות הבוחרות בארכיטקטורה הזאת אינן קשורות לספק יחיד, ועובדות על ארכיטקטורה שהיא פתוחה בפניהן, שבה הן מכירות את מבנה המעבד ויכולות לבצע בו שינויים.

סיוה תפתח שבבי בינה מלאכותית עבור RISC-V

חברת סיוה מהרצליה (CEVA) מרחיבה את פעילותה בתחום המתפתח של שבבים המבוססים על ארכיטקטורת הקוד הפתוח RISC-V, עבור מעבדים מרכזיים (CPU). החברה חתמה על הסכם שיתוף פעולה עם חברת SiFive האמריקאית, הנחשבת לאחת מהחברות המובילות בייצור מעבדים מבוססי RISC-V. במסגרת ההסכם, שתי החברות יבצעו פיתוח משותף של שבבי בינה מלאכותית עבור עיבוד תמונה, ראייה ממוחשבת, זיהוי דיבור והיתוך חיישנים.

השבבים יתבססו על שילוב של רשת הנוירונים ללימוד עומק (CDNN) של סיוה, ביחד עם מעבדי RISC-V של סי-פייב. הם מיועדים ליישומי בית חכם, רכב, רובוטיקה, אבטחה ומעקב, מציאות רבודה, יישומים תעשייתיים ו-IoT. נשיא ומנכ"ל SiFive, נאוויד שרוואני, אמר ששיתוף הפעולה עם סיוה אמור לתת מענה לצורך בפתרונות בינה מלאכותית בעלי צריכת הספק נמוכה ורמת ביצועים גבוהה. חברת SiFive מחזיקה ב-16 מרכזי פיתוח בעולם ונחשבת לספקית מובילה של מעבדי RISC-V. בין המשקיעים בחברה: Sutter Hill Ventures, קואלקום ונצ'רס, ואינטל קפיטל.

המתחרה המפתיעה של ARM ו-MIPS

ארכיטקטורת RISC-V פותחה לפני כ-10 שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להריץ מחשבים חזקים בעלי אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית. מאחורי הפיתוח עומדות שתי מטרות מרכזיות. הראשונה: לספק אלטרנטיבה לארכיטקטורות ARM ו-MIPS הסגורות, אשר נשלטות כל אחת על-ידי ספקית יחידה.

השנייה: לבנות קהילה גדולה של ספקים ושל קוד פתוח, המעניקים גמישות גדולה יותר לחברות המשתמשות בליבת העיבוד הפתוחה. שוק הריסק-פייב מייצר תחרות מפתיעה ל-ARM ול-MIPS וכולל כיום ספקים של תכנוני ליבות חינם בקוד פתוח וספקים של תכנוני ליבות בתשלום. היתרון המרכזי שלו הוא שחברות הבוחרות בארכיטקטורה הזאת אינן קשורות לספק יחיד, ועובדות על ארכיטקטורה שהיא פתוחה בפניהן, שבה הן מכירות את מבנה המעבד ויכולות לבצע בו שינויים.

ארכיטקטורת RISC-V הופכת למשאב חשוב של סיוה

סיוה מתעניינת בארכיטקטורה הזאת זמן רב. היא חברה בארגון RISC-V Foundation, ובחודש פברואר 2018 היא הכריזה על התאמת מודולי הקניין הרוחני שלה עבור Bluetooth ו-Wi-Fi גם לתמיכה במעבדי RISC-V. מודולים אלה פותחו על-ידי חברת RivieraWaves הצרפתית שנירכשה על-ידי סיוה בשנת 2014 תמורת כ-19 מיליון דולר. בחודש יולי 2019 היא רכשה את חברת הילקרסט לאבס (Hillcrest Labs), מידי חברת InterDigital האמריקאית. הילקרסט לאבס מספקת תוכנה ורכיבי עיבוד להיתוך מידע מחיישנים. המודולים יכולים לרוץ על מעבדי ה-DSP של סיוה ועל מעבדים הבנויים בארכיטקטורות המיחשוב ARM ו-RISC-V.

בחודש יולי 2019 סיוה הכריזה על פתרון מלא עבור יצרנים המפתחים מערכות שיתחברו אל שירות ה-IoT של עליבאבא (Alibaba Cloud). הפתרון מבוסס על מודול Wi-Fi של סיוה הפועל על-גבי מערכת ההפעלה AliOS Things, שהיא מערכת הפעלה קלת משקל שפותחה על-ידי עליבאבא עבור שירות ה-IoT שלה. הפתרון מיועד להטמעה במעבדי RISC-V. להערכת עליבאבא, עד לשנת 2023 יתחברו כ-10 מיליארד אבזרים אל הענן שלה, Alibaba Cloud.

וריאסט בונה אסטרטגיית RISC-V לתכנון שבבים

חברת וריאסט (Veriest Solutions) מפתח-תקווה הגדירה את הקטגוריה המתפתחת של מעבדי הקוד הפתוח RISC-V כתחום צמיחה אסטרטגי, ומרחיבה את פעילותה בתחום הזה. החברה החלה לפעול בסביבת RISC-V לפני כשנה וחצי, והשבוע הכריזה על שיתוף פעולה עם חברת MINRES Technologies שמרכזה במינכן, אשר מתמחה בפיתוח תוכנה למידול פעילות ליבת העיבוד (Virtual Prototyping), המאפשרת לבדוק כיצד המעבד יפעל לפני שמעבירים אותו לייצור.

מטרת שיתוף הפעולה היא לפתח ביחד ולהציע ללקוחות פתרונות תכנון עבור מערכות משובצות מבוססות RISC-V, אשר עומדות בתקני בטיחות ואמינות (Safety). שתי החברות יפתחו יחד סביבות תכנון ASIC המותאמת לארכיטקטורת RISC-V אשר מספקת רמת אמינות גבוהה כמו למשל עמידה בדרישות תקן ISO26262, אשר מגדיר את רמת האמינות של ציוד חשמלי בתעשיית הרכב.

לדברי מנכ"ל חברת וריאסט, משה זלצברג (בתמונה למעלה), החברה זיהתה את התחום המתפתח הזה כמנוע צמיחה חדש. "השוק של ריסק-פייב זקוק לשירותים מהסוג שווריאסט מספקת. זוהי הזדמנות מעניינת עבורנו מכיוון שהלקוחות זקוקים למישהו שיודע לממש את הווריאנטים השונים, ולבצע וריפיקציה של התכנון".

מרד תעשיייתי ב-ARM וב-MIPS

ארכיטקטורת RISC-V פותחה לפני כתשע שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להריץ מחשבים חזקים בעלי אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית. מאחורי הפיתוח עומדות שתי מטרות מרכזיות. הראשונה: לספק אלטרנטיבה לארכיטקטורות ARM ו-MIPS הסגורות, אשר נשלטות כל אחת על-ידי ספקית יחידה.

השנייה: לבנות קהילה גדולה של ספקים ושל קוד פתוח, המעניקה גמישות גדולה יותר לחברות המשתמשות בליבת העיבוד הפתוחה. שוק הריסק-פייב מייצר תחרות מפתיעה ל-ARM ול-MIPS וכולל כיום ספקים של תכנוני ליבות חינם בקוד פתוח וספקים של תכנוני ליבות בתשלום. היתרון המרכזי שלו הוא שחברות הבוחרות בארכיטקטורה הזאת אינן קשורות לספק יחיד, ועובדות על ארכיטקטורה הפתוחה בפניהן, שבה הן מכירות את מבנה המעבד ויכולות לבצע בו שינויים.

ריבוי ספקים ותמיכה של קהילת קוד פתוח

זלצברג: "אנחנו רואים שריסק-פייב מעורר עניין רב מאוד בתעשייה. מלבד המחיר הנמוך יותר, לקוחות שדיברנו איתם אוהבים את חופש הפעולה שהארכיטקטורה מספקת להם. היכולת להתאים את הליבה לצרכים המיוחדים שלהם, להגדיר בעצמם את רמת האמינות, האבטחה או את דרישות ההספק מהמעבד. היכולת הזאת מאפשרת להם לבצע אופטימיזציה מדוייקת יותר, ולשפר את הבידול של המוצרים שלהן. עצם העובדה שמדובר בשוק שיש בו הרבה מאוד ספקים וקהילת קוד פתוח, יכולה לשפר מאוד את תהליכי הפיתוח של מוצרים משובצים".

חברת Veriest מספקת שירותי תכנון שבבי ASIC, ביצוע תכנוני FPGA, וריפיקציה של תכנוני שבבים ופיתוח תוכנות למערכות משובצות. החברה הוקמה בשנת 2007 והצטרפה לקבוצת אמן ב-2014. כיום היא מעסיקה כ-100 עובדים במרכזי פיתוח בישראל, בסרביה ובהונגריה. "יישומי ריסק-פייב עדיין לא עומדים בהרבה דרישות אמינות ובטיחות מחמירות, וכאן יורגש היתרון של שיתוף הפעולה שלנו עם חברת מינרז".

למידע נוסף בנושא: RISC-V

הקץ לסיליקון? חוקרים ב-MIT בנו מעבד CPU מננו-צינוריות פחמן

חוקרים מהמכון הטכנולוגי של מסצ'וסטס (MIT) הצליחו לבנות מעבד CPU המבוסס על טרנזיסטורים שיוצרו באמצעות ננו צינוריות פחמן (Carbon Nanotubes). המעבד קיבל את הכינוי RV16XNano. הפרוייקט פורסם בעיתון המדעי Nature, ועשוי לציין את השלב הבא בייצור שבבי מחשבים, לאחר שתהליך המזעור של טרנזיסטורים נבלם כמעט לחלוטין בגבולות ה-5 וה-3 ננומטר.

ננו-צינוריות פחמן הן מבנה הבנוי מאטומי פחמן בתצורת גרפן (סריג בעל שכבה אחת של אטומים) המקופל לצינור חלול בקוטר של 1-2 ננומטר ובאורך משתנה של עד מילימטרים בודדים. צינוריות הפחמן מאופיינות בתכונות רבות החשובות למעגלים אלקטרוניים פוטנציאליים: הן נצמדות בחוזקה אל פני השטח (בזכות מטענים אלקטרו-סטטיים), נהנות מחוזק עצום ומגמישות, הן מגיבות ברגישות לטמפרטורה ולמטענים חשמליים, ובעלי יכולת פריקה וטעינה של מטענים חשמליים גדולים יחסית.

הפרוייקט בוצע לאחר מספר שנות מחקר שבמהלכן פותח טרנזיסטור FET המבוסס על ננו צינוריות (CNFET). הטרנזיסטורים האלה מהירים בהרבה מטרנזיסטורי סיליקון, והיעילות האנרגטית שלהם גדולה פי 10. אולם בתהליך ייצר המוני קשה מאוד לייצר אותם ללא תקלות. המעבד יוצר לאחר שהחוקרים פיתחו שיטת ייצור המאפשרת לקבל שיעור נמוך מאוד של טרנזיסטורים תקולים.

צינוריות פחמן מתגברות על מגבלות הסיליקון

באמצעות התהליך הם בנו מעבד 16 סיביות מבוסס RISC-V הכולל כ-14,000 טרנזיסטורי CNFET. המעבד הצליח לבצע סדרה של פעולות חישוב סטנדרטיות, כאשר הפלט הראשון שלו היה: “Hello, World! I am RV16XNano, made from CNTs.” השבב החדש הוא פרוייקט המשך למעגל שנבנה לפני 6 שנים, אשר כלל 178 טרנזיסטורי CNFET. "זהו השבב המתקדם ביותר שיוצר באמצעות ננו טכנולוגיות", אמר פרופ' מקס שלוקר, מהמעבדה למיקרו-מערכות ב-MIT. "לסיליקון יש מגבלות, וחומרים המבוססים על ננו צינוריות פחמן יכולים להתגבר על המגבלות האלה".

צילום מוגדל של המעבד RV16XNano. סביב המעבד, הנראה במרכז התמונה, יוצרו גם מעגלי בדיקה לצורך מדידת תקינות הטרנזיסטורים והמעגל. בסוף תהליך הבדיקה, המעבד מופרד ממעגלי הבדיקה
צילום מוגדל של המעבד RV16XNano. סביב המעבד, הנראה במרכז התמונה, יוצרו גם מעגלי בדיקה לצורך מדידת תקינות הטרנזיסטורים והמעגל. בסוף תהליך הבדיקה, המעבד מופרד ממעגלי הבדיקה

כדי להתגבר על קשיי הייצור, החוקרים פיתחו שיטת ייצור בשם DREAM אשר הגיעה לרמת אמינות של 1:10,000. כלומר, טרנזיסטור אחד תקול לכל 9,999 טרנזיסטורים תקינים. במקביל, הם הריצו תוכנת סיולציה אשר זיהתה את המבנים של שערים לוגיים שבהם הטרנזיסטורים פועלים ביעילות ולא גורמים להפרעות הדדיות. במקביל, הם הצליחו לייצר טרנסיטורים מסוג P אשר מתמגים כאשר היחידה הלוגית היא "1", וטרנזיסטורים מסוג N, המתמתגים כאשר המידע הוא "0".

אולם כדי להוכיח את יעילותו, היה צורך לייצר אותו בתהליך תעשייתי. באמצעות מימון של הסוכנות למחקרי ביטחון מתקדמים (DARPA) וחברת Analog Devices, השבב יוצר בקו ייצור סטנדרטי של מוליכים למחצה, על גבי פרוסת סיליקון בקוטר של 150 מ"מ שעליה יוצרו 32 מעבדים. להערכת שלוקר, הפרוייקט הוכיח שמעבדים מבוססי CNFET הגיעו לרמת בשלות תעשייתית. "השאלה לא האם הם יגיעו לשוק, אלא מתי. להערכתנו זה ייקח פחות מחמש שנים".

פרוסת הסיליקון עם 32 מעבדי RV16XNano
פרוסת הסיליקון עם 32 מעבדי RV16XNano

טקס ההתבגרות של מעבד הקוד הפתוח RISC-V

השבוע מתקיים ארוע יוצא דופן בשוק השבבים: שלשום נפתחה בסנטה קלרה, קליפורניה, הוועידה השנתית הראשונה של ארגון RISC-V, אשר מקדם את המעבד החופשי שופתח באוניברסיטת ברקלי. רשימת החברות המשתתפות בכנס מגלה שמדובר כבר במהלך תעשייתי רחב היקף, ולא ביוזמה אקדמית משותפת: ווסטרן דיג'יטל, מיקרוסמי (הנמצאת בבעלות Microchip), קואלקום, NXP, לאטיס, RAMBUS, קוויק-לוג'יק, Andes הסינית ואפילו איגוד Linux Foundation.

האחרון הוא גוף חשוב מאוד אשר מייצג את המגמה: שבוע לפני הכנס דיווח איגוד הלינוקס על הסכם לשיתוף פעולה בין שני הארגונים, שמטרתו להעמיד לרשות משתמשי RISC-V את כל המשאבים של לינוקס ושל קהילת הקוד הפתוח שהיא מנהלת. בהתחשב בדמיון הרב בין תפישות העולם של שני הארגונים, ובדרך שבה הפכה לינוקס לתפועה מרכזית בתעשייה – שיתוף הפעולה מרמז על כניסה רחבת היקף של המעבד החופשי אל תעשיית השבבים.

קואליציית שבבי הקוד הפתוח

ארכיטקטורת RISC-V פותחה לפני כשמונה שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להריץ מחשבים חזקים מאוד בביל אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית.

כיום הארגון נתמך על-ידי כמה מהחברות החזקות בתעשייה, בהן: גוגל, HP, יבמ, אורקל, מיקרוסמי, לאטיס, אנבידיה, קואלקום, ווסטרן דיג'יטל, מארוול, מיקרון, NXP, סמסונג, וואווי, TSMC ועוד. גם התעשייה הישראלית מקדמת את מעבדי הקוד הפתוח. חברת מלאנוקס חברה בארגון במעמד של מייסד (founder), וחברת סיוה מהרצליה, שבעבר נכשלה ברכישת ארכיטקטורת MIPS, הצטרפה אליו במעמד של שותפה בכירה.

חברת מיקרוסמי חשפה בוועידה את ארכיטקטורת ה-SoC החדשה PolarFire, המיועדת לאשכולות מעבדים המנוהלים באמצעות לינוקס. הארכיטקטורה פותחה בשיתוף פעולה עם חברת SiFive, הנחשבת לחברה המובילה בפיתוח מסחרי של מעבדים מבוססי RISC-V, אשר הטמיעה בה את מעבד U54-MC מרובה הליבות שלה. היא כוללת מערך FPGA משובץ, זיכרון איתחול 128Kb flash ומערך איתחול מאובטח העומד בתקן צבאי. "זוהי פלטפורמה מיתכנתת שניתן להתאים אותה לכל צורך, היא מבוססת לינוקס ומיועדת למשימות זמן אמת", אמר מנכ"ל SiFive , נאביד שארוואמי.

השילוב של מערך FPGA משתלב במהלך תעשייתי נוסף: בחודש אוקטובר השנה הודיע ארגון RISC-V שהוא יפתח יישום חופשי לשימוש בכמעבד משובץ בתוך רכיבי FPGA. הדבר מאיים ישירות על חברת ARM אשר מוכרת תכנוני מעבדים (IP) שרבים מהם משובצים ברכיבי FPGA, ובתגובה היא הכריזה על שיתוף פעולה עם חברת Xilinx, שבמסגרתו היא תספק בחינם גרסאות מותאמות ל-FPGA של מעבדי Cortex-M, ללקוחות אשר ישבצו אותם בתוך הרכיבים של Xilinx.

היעד של ווסטרן דיג'יטל: מיליארד מעבדי RISC-V בשנה

הרעיון מתחיל להיכנס לשוק. חברת אנבידיה כבר התחילה להשתמש במעבדי RISC-V במספר מיקרו-בקרים, וחברת ווסטרן דיג'יטל (WD) הודיעה בתחילת השנה שבשנת 2019 או 2020 היא תוציא לשוק פתרונות איחסון המנוהלים באמצעות מעבדי RISC-V. אחת מהרצאות הפתיחה בפתיחת הפסגה שלשום היתה של הטכנולוג הראשי של WD, מרטין פינק, אשר דיווח על שלושה חידושי קוד פתוח של החברה, אשר נועדו לתמוך בצוות הפיתוח שלה של מעבדי RISC-V ואשר יועמדו גם לרשות קהילת הקוד הפתוח: החברה מתכננת להוציא לשוק קוד פתוח של מעבד RISC-V חדש, תקן OmniXtend לזיכרונות מטמון ברשתות איתרנט וערכת הפקודות הפתוחה SweRV Instruction Set Simulator, אשר יכולה לבצע סימולציות של RISC-V בתנאים שונים.

המאמצים האלה נעשים במסגרת יוזמה רחבה נועדה לשלב את המעבדים החדשים בתוך בקרי דיסקים. להערכת WD, היא תמכור דיסקים הכוללים מיליארדי מעבדי RISC-V בשנה. במסגרת זאת היא חשפה את מעבד RISC-V SweRV Core, הפועל באורך מילה של 32 סיביות ומאפשר ביצוע של מספר פקודות במקביל: הן נטענות ביחד למעבד ומובצעות מיידית. החברה דיווחה שהוא מגיע למהירות עבודה של 1.8Ghz כאשר הוא מיושם בטכנולוגיית CMOS בגיאומטריה של 28 ננומטר. ווסטרן דיג'יטל מתכננת להשתמש במעבדי SweRV במגוון תכנונים משובצים, בהם בקרי זכרונות פלאש ובקרים לכונני SSD. כל השפע הזה לא יישאר בידיה, ולדברי פינק, ווסטרן דיג'טל תעמיד אותו לרשותה של קהילת הקוד הפתוח.