וריאסט בונה אסטרטגיית RISC-V לתכנון שבבים

חברת וריאסט (Veriest Solutions) מפתח-תקווה הגדירה את הקטגוריה המתפתחת של מעבדי הקוד הפתוח RISC-V כתחום צמיחה אסטרטגי, ומרחיבה את פעילותה בתחום הזה. החברה החלה לפעול בסביבת RISC-V לפני כשנה וחצי, והשבוע הכריזה על שיתוף פעולה עם חברת MINRES Technologies שמרכזה במינכן, אשר מתמחה בפיתוח תוכנה למידול פעילות ליבת העיבוד (Virtual Prototyping), המאפשרת לבדוק כיצד המעבד יפעל לפני שמעבירים אותו לייצור.

מטרת שיתוף הפעולה היא לפתח ביחד ולהציע ללקוחות פתרונות תכנון עבור מערכות משובצות מבוססות RISC-V, אשר עומדות בתקני בטיחות ואמינות (Safety). שתי החברות יפתחו יחד סביבות תכנון ASIC המותאמת לארכיטקטורת RISC-V אשר מספקת רמת אמינות גבוהה כמו למשל עמידה בדרישות תקן ISO26262, אשר מגדיר את רמת האמינות של ציוד חשמלי בתעשיית הרכב.

לדברי מנכ"ל חברת וריאסט, משה זלצברג (בתמונה למעלה), החברה זיהתה את התחום המתפתח הזה כמנוע צמיחה חדש. "השוק של ריסק-פייב זקוק לשירותים מהסוג שווריאסט מספקת. זוהי הזדמנות מעניינת עבורנו מכיוון שהלקוחות זקוקים למישהו שיודע לממש את הווריאנטים השונים, ולבצע וריפיקציה של התכנון".

מרד תעשיייתי ב-ARM וב-MIPS

ארכיטקטורת RISC-V פותחה לפני כתשע שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להריץ מחשבים חזקים בעלי אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית. מאחורי הפיתוח עומדות שתי מטרות מרכזיות. הראשונה: לספק אלטרנטיבה לארכיטקטורות ARM ו-MIPS הסגורות, אשר נשלטות כל אחת על-ידי ספקית יחידה.

השנייה: לבנות קהילה גדולה של ספקים ושל קוד פתוח, המעניקה גמישות גדולה יותר לחברות המשתמשות בליבת העיבוד הפתוחה. שוק הריסק-פייב מייצר תחרות מפתיעה ל-ARM ול-MIPS וכולל כיום ספקים של תכנוני ליבות חינם בקוד פתוח וספקים של תכנוני ליבות בתשלום. היתרון המרכזי שלו הוא שחברות הבוחרות בארכיטקטורה הזאת אינן קשורות לספק יחיד, ועובדות על ארכיטקטורה הפתוחה בפניהן, שבה הן מכירות את מבנה המעבד ויכולות לבצע בו שינויים.

ריבוי ספקים ותמיכה של קהילת קוד פתוח

זלצברג: "אנחנו רואים שריסק-פייב מעורר עניין רב מאוד בתעשייה. מלבד המחיר הנמוך יותר, לקוחות שדיברנו איתם אוהבים את חופש הפעולה שהארכיטקטורה מספקת להם. היכולת להתאים את הליבה לצרכים המיוחדים שלהם, להגדיר בעצמם את רמת האמינות, האבטחה או את דרישות ההספק מהמעבד. היכולת הזאת מאפשרת להם לבצע אופטימיזציה מדוייקת יותר, ולשפר את הבידול של המוצרים שלהן. עצם העובדה שמדובר בשוק שיש בו הרבה מאוד ספקים וקהילת קוד פתוח, יכולה לשפר מאוד את תהליכי הפיתוח של מוצרים משובצים".

חברת Veriest מספקת שירותי תכנון שבבי ASIC, ביצוע תכנוני FPGA, וריפיקציה של תכנוני שבבים ופיתוח תוכנות למערכות משובצות. החברה הוקמה בשנת 2007 והצטרפה לקבוצת אמן ב-2014. כיום היא מעסיקה כ-100 עובדים במרכזי פיתוח בישראל, בסרביה ובהונגריה. "יישומי ריסק-פייב עדיין לא עומדים בהרבה דרישות אמינות ובטיחות מחמירות, וכאן יורגש היתרון של שיתוף הפעולה שלנו עם חברת מינרז".

למידע נוסף בנושא: RISC-V

הקץ לסיליקון? חוקרים ב-MIT בנו מעבד CPU מננו-צינוריות פחמן

חוקרים מהמכון הטכנולוגי של מסצ'וסטס (MIT) הצליחו לבנות מעבד CPU המבוסס על טרנזיסטורים שיוצרו באמצעות ננו צינוריות פחמן (Carbon Nanotubes). המעבד קיבל את הכינוי RV16XNano. הפרוייקט פורסם בעיתון המדעי Nature, ועשוי לציין את השלב הבא בייצור שבבי מחשבים, לאחר שתהליך המזעור של טרנזיסטורים נבלם כמעט לחלוטין בגבולות ה-5 וה-3 ננומטר.

ננו-צינוריות פחמן הן מבנה הבנוי מאטומי פחמן בתצורת גרפן (סריג בעל שכבה אחת של אטומים) המקופל לצינור חלול בקוטר של 1-2 ננומטר ובאורך משתנה של עד מילימטרים בודדים. צינוריות הפחמן מאופיינות בתכונות רבות החשובות למעגלים אלקטרוניים פוטנציאליים: הן נצמדות בחוזקה אל פני השטח (בזכות מטענים אלקטרו-סטטיים), נהנות מחוזק עצום ומגמישות, הן מגיבות ברגישות לטמפרטורה ולמטענים חשמליים, ובעלי יכולת פריקה וטעינה של מטענים חשמליים גדולים יחסית.

הפרוייקט בוצע לאחר מספר שנות מחקר שבמהלכן פותח טרנזיסטור FET המבוסס על ננו צינוריות (CNFET). הטרנזיסטורים האלה מהירים בהרבה מטרנזיסטורי סיליקון, והיעילות האנרגטית שלהם גדולה פי 10. אולם בתהליך ייצר המוני קשה מאוד לייצר אותם ללא תקלות. המעבד יוצר לאחר שהחוקרים פיתחו שיטת ייצור המאפשרת לקבל שיעור נמוך מאוד של טרנזיסטורים תקולים.

צינוריות פחמן מתגברות על מגבלות הסיליקון

באמצעות התהליך הם בנו מעבד 16 סיביות מבוסס RISC-V הכולל כ-14,000 טרנזיסטורי CNFET. המעבד הצליח לבצע סדרה של פעולות חישוב סטנדרטיות, כאשר הפלט הראשון שלו היה: “Hello, World! I am RV16XNano, made from CNTs.” השבב החדש הוא פרוייקט המשך למעגל שנבנה לפני 6 שנים, אשר כלל 178 טרנזיסטורי CNFET. "זהו השבב המתקדם ביותר שיוצר באמצעות ננו טכנולוגיות", אמר פרופ' מקס שלוקר, מהמעבדה למיקרו-מערכות ב-MIT. "לסיליקון יש מגבלות, וחומרים המבוססים על ננו צינוריות פחמן יכולים להתגבר על המגבלות האלה".

צילום מוגדל של המעבד RV16XNano. סביב המעבד, הנראה במרכז התמונה, יוצרו גם מעגלי בדיקה לצורך מדידת תקינות הטרנזיסטורים והמעגל. בסוף תהליך הבדיקה, המעבד מופרד ממעגלי הבדיקה
צילום מוגדל של המעבד RV16XNano. סביב המעבד, הנראה במרכז התמונה, יוצרו גם מעגלי בדיקה לצורך מדידת תקינות הטרנזיסטורים והמעגל. בסוף תהליך הבדיקה, המעבד מופרד ממעגלי הבדיקה

כדי להתגבר על קשיי הייצור, החוקרים פיתחו שיטת ייצור בשם DREAM אשר הגיעה לרמת אמינות של 1:10,000. כלומר, טרנזיסטור אחד תקול לכל 9,999 טרנזיסטורים תקינים. במקביל, הם הריצו תוכנת סיולציה אשר זיהתה את המבנים של שערים לוגיים שבהם הטרנזיסטורים פועלים ביעילות ולא גורמים להפרעות הדדיות. במקביל, הם הצליחו לייצר טרנסיטורים מסוג P אשר מתמגים כאשר היחידה הלוגית היא "1", וטרנזיסטורים מסוג N, המתמתגים כאשר המידע הוא "0".

אולם כדי להוכיח את יעילותו, היה צורך לייצר אותו בתהליך תעשייתי. באמצעות מימון של הסוכנות למחקרי ביטחון מתקדמים (DARPA) וחברת Analog Devices, השבב יוצר בקו ייצור סטנדרטי של מוליכים למחצה, על גבי פרוסת סיליקון בקוטר של 150 מ"מ שעליה יוצרו 32 מעבדים. להערכת שלוקר, הפרוייקט הוכיח שמעבדים מבוססי CNFET הגיעו לרמת בשלות תעשייתית. "השאלה לא האם הם יגיעו לשוק, אלא מתי. להערכתנו זה ייקח פחות מחמש שנים".

פרוסת הסיליקון עם 32 מעבדי RV16XNano
פרוסת הסיליקון עם 32 מעבדי RV16XNano

טקס ההתבגרות של מעבד הקוד הפתוח RISC-V

השבוע מתקיים ארוע יוצא דופן בשוק השבבים: שלשום נפתחה בסנטה קלרה, קליפורניה, הוועידה השנתית הראשונה של ארגון RISC-V, אשר מקדם את המעבד החופשי שופתח באוניברסיטת ברקלי. רשימת החברות המשתתפות בכנס מגלה שמדובר כבר במהלך תעשייתי רחב היקף, ולא ביוזמה אקדמית משותפת: ווסטרן דיג'יטל, מיקרוסמי (הנמצאת בבעלות Microchip), קואלקום, NXP, לאטיס, RAMBUS, קוויק-לוג'יק, Andes הסינית ואפילו איגוד Linux Foundation.

האחרון הוא גוף חשוב מאוד אשר מייצג את המגמה: שבוע לפני הכנס דיווח איגוד הלינוקס על הסכם לשיתוף פעולה בין שני הארגונים, שמטרתו להעמיד לרשות משתמשי RISC-V את כל המשאבים של לינוקס ושל קהילת הקוד הפתוח שהיא מנהלת. בהתחשב בדמיון הרב בין תפישות העולם של שני הארגונים, ובדרך שבה הפכה לינוקס לתפועה מרכזית בתעשייה – שיתוף הפעולה מרמז על כניסה רחבת היקף של המעבד החופשי אל תעשיית השבבים.

קואליציית שבבי הקוד הפתוח

ארכיטקטורת RISC-V פותחה לפני כשמונה שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להריץ מחשבים חזקים מאוד בביל אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית.

כיום הארגון נתמך על-ידי כמה מהחברות החזקות בתעשייה, בהן: גוגל, HP, יבמ, אורקל, מיקרוסמי, לאטיס, אנבידיה, קואלקום, ווסטרן דיג'יטל, מארוול, מיקרון, NXP, סמסונג, וואווי, TSMC ועוד. גם התעשייה הישראלית מקדמת את מעבדי הקוד הפתוח. חברת מלאנוקס חברה בארגון במעמד של מייסד (founder), וחברת סיוה מהרצליה, שבעבר נכשלה ברכישת ארכיטקטורת MIPS, הצטרפה אליו במעמד של שותפה בכירה.

חברת מיקרוסמי חשפה בוועידה את ארכיטקטורת ה-SoC החדשה PolarFire, המיועדת לאשכולות מעבדים המנוהלים באמצעות לינוקס. הארכיטקטורה פותחה בשיתוף פעולה עם חברת SiFive, הנחשבת לחברה המובילה בפיתוח מסחרי של מעבדים מבוססי RISC-V, אשר הטמיעה בה את מעבד U54-MC מרובה הליבות שלה. היא כוללת מערך FPGA משובץ, זיכרון איתחול 128Kb flash ומערך איתחול מאובטח העומד בתקן צבאי. "זוהי פלטפורמה מיתכנתת שניתן להתאים אותה לכל צורך, היא מבוססת לינוקס ומיועדת למשימות זמן אמת", אמר מנכ"ל SiFive , נאביד שארוואמי.

השילוב של מערך FPGA משתלב במהלך תעשייתי נוסף: בחודש אוקטובר השנה הודיע ארגון RISC-V שהוא יפתח יישום חופשי לשימוש בכמעבד משובץ בתוך רכיבי FPGA. הדבר מאיים ישירות על חברת ARM אשר מוכרת תכנוני מעבדים (IP) שרבים מהם משובצים ברכיבי FPGA, ובתגובה היא הכריזה על שיתוף פעולה עם חברת Xilinx, שבמסגרתו היא תספק בחינם גרסאות מותאמות ל-FPGA של מעבדי Cortex-M, ללקוחות אשר ישבצו אותם בתוך הרכיבים של Xilinx.

היעד של ווסטרן דיג'יטל: מיליארד מעבדי RISC-V בשנה

הרעיון מתחיל להיכנס לשוק. חברת אנבידיה כבר התחילה להשתמש במעבדי RISC-V במספר מיקרו-בקרים, וחברת ווסטרן דיג'יטל (WD) הודיעה בתחילת השנה שבשנת 2019 או 2020 היא תוציא לשוק פתרונות איחסון המנוהלים באמצעות מעבדי RISC-V. אחת מהרצאות הפתיחה בפתיחת הפסגה שלשום היתה של הטכנולוג הראשי של WD, מרטין פינק, אשר דיווח על שלושה חידושי קוד פתוח של החברה, אשר נועדו לתמוך בצוות הפיתוח שלה של מעבדי RISC-V ואשר יועמדו גם לרשות קהילת הקוד הפתוח: החברה מתכננת להוציא לשוק קוד פתוח של מעבד RISC-V חדש, תקן OmniXtend לזיכרונות מטמון ברשתות איתרנט וערכת הפקודות הפתוחה SweRV Instruction Set Simulator, אשר יכולה לבצע סימולציות של RISC-V בתנאים שונים.

המאמצים האלה נעשים במסגרת יוזמה רחבה נועדה לשלב את המעבדים החדשים בתוך בקרי דיסקים. להערכת WD, היא תמכור דיסקים הכוללים מיליארדי מעבדי RISC-V בשנה. במסגרת זאת היא חשפה את מעבד RISC-V SweRV Core, הפועל באורך מילה של 32 סיביות ומאפשר ביצוע של מספר פקודות במקביל: הן נטענות ביחד למעבד ומובצעות מיידית. החברה דיווחה שהוא מגיע למהירות עבודה של 1.8Ghz כאשר הוא מיושם בטכנולוגיית CMOS בגיאומטריה של 28 ננומטר. ווסטרן דיג'יטל מתכננת להשתמש במעבדי SweRV במגוון תכנונים משובצים, בהם בקרי זכרונות פלאש ובקרים לכונני SSD. כל השפע הזה לא יישאר בידיה, ולדברי פינק, ווסטרן דיג'טל תעמיד אותו לרשותה של קהילת הקוד הפתוח.