וובינר סינופסיס לאימות RISC-V יתקיים ב-21 בספטמבר
10 ספטמבר, 2023
הוובינר יתקיים בשעה 20:00 לפי שעון ישראל. במסגרת ההדרכה יוצג פתרון מבוסס RISCV-DV ויוסבר כיצד לייצר סדרת פקודות בדיקה לביצוע האימות. תתבצע הדגמה באמצעות הרצתן על-גבי מעבד Bluespec
ביום ה’, ה-21 בספטמבר 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום האימות של תכנוני RISC-V ובמיוחד של תכנונים הכוללים הרכבות של הארכיטקטורה (RISC-V ISA extensions). היכולת להוסיף ולהתאים פקודות ואלמנטים נוספים לארכיטקטורת של RISC-V מייצר אתגרים מורכבים בתחום האימות והבדיקה של שבבים המבוססים עליה. במסגרת ההדרכה יוצג פתרון מבוסס RISCV-DV ויוסבר כיצד לייצר סדרת פקודות בדיקה לביצוע האימות. הן יודגמו באמצעות הרצתן על-גבי מעבד Bluespec באמצעות הסימולטור Synopsys VCS, והשוואתן לתוצאות Spike ISS.
למידע נוסף ורישום: Bluespec RISC-V Processor Verification
This presentation will showcase:
- A reference methodology for verifying a Bluespec RV32IMC MCU-X processor core based on RISCV-DV.
- How designers can leverage Synopsys VCS simulation and Synopsys Verdi® for debug and relevant advanced coverage methodology, to help speed verification signoff.
- The combination of RISCV-DV and Synopsys tools provides a powerful and flexible solution for RISC-V verification and highest coverage.
- Demo on the RISC-V verification solution on the Synopsys Cloud platform.
הדוברים בוובינר:
Bipul Talukdar is Senior Director of Applications Engineering for Bluespec Inc. He is an expert in hardware functional verification with a specialty in verification IP (VIP) development, formal property verification, and hardware emulation. He leads Application Engineering and Support for Bluespec.
Prabha Krishnaswami is an Application Engineer at Synopsys, focusing on VCS and Verdi products. She also collaborates with the global RISC-V customers to showcase the Synopsys RISC-V solution.
למידע נוסף ורישום: Bluespec RISC-V Processor Verification
פורסם בקטגוריות: events , חדשות , תוכנה ותכנון אלקטרוני
פורסם בתגיות: RISC-V , וובינר , סינופסיס
כתבות נוספות העשויות לעניין אותך
