RISC-V: שבבי הקוד הפתוח מתחילים לצאת לשוק

15 דצמבר, 2016

Microsemi הכריזה על רכיבי FPGA עם קוד CPU בארכיטקטורת RISC-V הפתוחה, וחברת SiFive הכריזה על SoC מבוסס RISC-V - ופתחה את קובץ ה-RTL שלו בפני המפתחים

Share via Whatsapp

בעוד Microsemi הכריזה על רכיבי FPGA המופיעים עם קוד CPU בארכיטקטורת RISC-V הפתוחה, חברת SiFive הכריזה על רכיב SoC המבוסס על RISC-V – ואפילו פתחה את קובץ ה-RTL שלו בפני קהילת הקוד הפתוח

מה שהחל בתחילה כרעיון מהפכני ומסקרן שנולד באוניברסיטת ברקלי, ארה"ב. מתחיל להתברר כשוק חדש ומפתיע. חברת Microsemi מקליפורניה, הכריזה לפני מספר ימים שהיא מתחילה לספק רכיבי FPGA מיתכנתים הכוללים את ליבת המעבד בקוד פתוח RISC-V. להערכת החברה היא הראשונה המספקת את המעבדים האלה על-גבי רכיבים מיתכנתים.

ליבת RV32IM RISC-V החדשה פותחה בשיתוף עם חברת SiFive, אשר הוקמה על-ידי צוות המפתחים המקורי של ארכיטקטורת RISC-V באוניברסיטת ברקלי, קליפורניה.  מיקרוסמי מספקת את הליבה עם סביבת פיתוח (IDE) המאפשרת ליישם פונקציות שונות באמצעות הארכיטקטורה הזו. בשבוע שעבר היא הכריזה שהארכיטקטורה תהיה זמינה על-גבי משפחות הרכיבים המיתכנתים: IGLOO-2SmartFusion ו- RTG4. הם יופיעו עם סביבת הפיתוח  SoftConsole אשר רצה על לינוקס, ועם מערך התמיכה Libero SoC Design Suite.

מהפיכת ה-RISC-V

כדי להבין מה מסתתר מאחורי האכיטקטורה החדשה, צריך לזכור שכמעט כל השבבים בשוק כוללים כיום מעבד המבוסס על ארכיטקטורת פקודות (Instruction Set Architecture) בעלת זכויות יוצרים, שהשימוש בה דורש תשלום תמלוגים יקרים מאוד.

על-מנת להוזיל את העלויות של השימוש בארכיטקטורת המחשוב, פיתחו חוקרים באוניברסיטת ברקלי בקליפורניה גרסת קוד פתוח של ISA חדשה בשם RISC-V, שתוכל להריץ מעבדים חזקים מאוד, עד 128 סיביות.

הארכיטקטורה הזו מיועדת להריץ שרתים חזקים מאוד, מערכות משובצות זולות, ואפילו אבזרי IoT שהם חסכניים מאוד באנרגיה ובמשאבי עיבוד. כבר היום היא ניתנת בחינם באמצעות רישיון השימוש החופשי של האוניברסיטה (Berkeley Software Distribution).

ענקיות השבבים בודקות את הרעיון

אלא שהרעיון לא נשאר באקדמיה. בתחילת 2016 הוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד להפיץ את השימוש בארכיטקטורת המחשוב החופשית. בינואר השנה דיווח האיגוד שהתמיכה התעשיית מתרחבת, וכיום הוא מקבל תקציב תמיכה מ-16 חברות גדולות בתעשייה. בהן: HP, גוגל, אורקל, מיקרוסמי, לאטיס ועוד.

לפני שבועיים הכריזה SiFive על מה שניתן לכנות בשם שבב ה-SoC הפתוח הראשון בתעשיית השבבים. היא פיתחה מערכת על שבב בשם Freedom Everywhere 310 הכוללת ליבת עיבוד מבוססת RISC-V ומעגלי עזר סביבה דוגמת ממשקי תקשורת, זיכרונות מקומיים, מחלקי תדר ועוד. הרכיב נבחן באמצעות ייצור רכיב ממשי בחברת TSMC בגיאומטריה של 180 ננומטר.

ביחד עם ההכרזה על הרכיב החדש, שיחררה SiFive גם כרטיס פיתוח תוכנה עבורו המבוסס על כרטיס Adruino, אבל יותר מעניין: הוציאה לקהילת הקוד הפתוח את קוד ה-RTL של המעבד. המטרה היא לעודד מפתחים לשפר את התוכנית, לבצע בה שינויים ולהשתמש בתשתית הקיימת של FE310 כדי לפתח רכיבים חדשים המבוססים עליו.

אבטחה בקוד פתוח

המטרה של האסטרטגיה הזו היא להאיץ את הפיתוח של רכיבים חדשים, לשפר את היעילות שלהם ולהפחית משמעותית את העלות של פיתוח רכיבים חדשים. חברת מיקרוסמי, למשל, הודיעה שלאסטרטגיית הקוד הפתוח יש יתרונות משמעותיים בתחום האבטחה: "מכיוון שקוד ה-RTL פתוח לביקורת, הלקוחות יכולים לבדוק בעצמם את רמת האבטחה של המעבדים, וזהו דבר שהם לא יכולים לעשות במעבדי קוד סגור".

נראה שחברת מיקרוסמי הגדירה לעצמה את תחום ה-RISC-V כתחום אסטרטגי שאותו היא רוצה להוביל והדבר בא לידי ביטוי גם בפעילות שלה באיגוד RISC-V Foundation. רקה לאחרונה מונה מנהל חטיבת ה-SoC של החברה, טד ספירס, לדירקטור באיגוד, ומנהל שיווק ה-FPGA שלה מונה ליו"ר משותף בוועדת השיווק של RISC-V Foundation.

פורסם בקטגוריות: MCU/MPU , חדשות , מחשבים ומערכות משובצות , סמיקונדקטורס