בתמונה למעלה: מפעל אינטל באירלנד. צילום: Techtime

חטיבת שירותי הייצור של אינטל, אינטל פאונדרי, הכריזה בכנס VLSI 2026 על Intel 18A-P, גרסת ביצועים חדשה לתהליך הייצור Intel 18A, שנכנסה כעת לשלב ה־Risk Production – שלב הייצור הראשוני המהווה צעד משמעותי לקראת ייצור מסחרי. התהליך החדש מציע עד 18% חיסכון בצריכת החשמל או עד 9% שיפור בביצועים בהשוואה ל־18A, ומספק הצצה לכיוון שאליו מתקדמת טכנולוגיית הייצור של החברה בשנים הקרובות.

צימוד אנכי של הטרנזיסטורים

בין השאר, מדובר בשימוש בטרנזיסטורים הבנויים במבנה אנכי של Complementary FET – CFET, אשר צפויים להחליף את הדור הנוכחי של טרנזיסטורי Gate-All-Around – GAA. מדובר בטכנולוגיה חדשה אשר צפויה להיכנס באופן מאסיבי לשוק רק בסוף העשור, אולם אינטל דיווחה השבוע על עידכון לתהליך הייצור 18A, שהוא גרסת ה-2 ננומטר שלה וכניסת העידכון לייצור ראשוני תחת השם תהליך Intel 18A-P. להערכת אינטל, התהליך המשופר מספק עד 18% חיסכון בצריכת חשמל באותה רמת ביצועים, או לחלופין עד 9% שיפור ביצועים באותה צריכת חשמל. אינטל גם מסרה שמנתונים שנמדדו על ליבות CPU אמיתיות, התהליך המעודכן מספק שיפור של כ-30% בתדר הפעולה במתח נמוך של כ-0.5 וולט, והפחתה של פי 10 בתנודות מתח דינמיות.

אחד מהשינויים המעניינים בתהליך החדש הוא המעבר למבנה אנכי של טרנזיסטורי NMOS ו-PMOS משלימים (קומפלימנטריים). השימוש בטרנזיסטורים משלימים החל לפני שנים רבות עם הפיתוח של תטרנזיסטורי CMOS. הוא מבוסס על הרעיון שטרנזיסטורים מסוג PMOS (המבוססים על תנועת "חורים") נכנסים להולכה כאשר מופעל עליהם מתח נמוך, וטרנזיסטורי NMOS נכנסים להולכה כאשר מופעל עליהם מתח גבוה. כאשר הם מצומדים אחד לשני מתקבלת תוצאה מעניינת: זמן המיתוג מתקצר דרמטית וצריכת החשמל יורדת מכיוון שהמערך צורך חשמל רק ברגע הקצר של השינוי במצב המתג.

הייחוד הכרזה הנוכחתי של אינטל אינו השימוש בצימוד NMOS/PMOS, אלא באופן שבו הוא מצומדים. אינטל החליפה את הצימוד האופקי הסטנדרטי בצימוד אנכי: טרנזיסטורי N ו-P מוערמים זה על זה במקום להיות מסודרים זה לצד זה. הרעיון הוא לחסוך מקום, להגדיל צפיפות ולפתוח דרך להמשך מזעור השבבים גם כשהשיטות הקיימות מתקרבות לגבול שלהן. הדגמה זו הושגה בגודל 45 ננומטר (מרחק בין שערים), שלהערכתה הוא מרשים במיוחד עבור טכנולוגיה כה מורכבת.

סוס העבודה החדש של אינטל פאונדרי

מעבר למשמעות הטכנולוגית, מדובר גם באבן דרך עבור פעילות הפאונדרי של אינטל אשר מנסה לבסס את עצמה כחלופה ל־TSMC ולסמסונג ולמשוך לקוחות ייצור גדולים. ברקע ההכרזה ממשיכים להדהד דיווחים על הסכם ראשוני בין אינטל לאפל, שעשוי להפוך את 18A-P לאחד מתהליכי הייצור הראשונים שישמשו לקוח חיצוני בסדר גודל כזה. תהליך 18A נחשב לאחד התהליכים החשובים ביותר עבור אינטל.

זהו התהליך הראשון של החברה המשלב טרנזיסטורי RibbonFET בארכיטקטורת Gate-All-Around יחד עם PowerVia – טכנולוגיית אספקת מתח אחורית המפרידה בין רשת החשמל של השבב לבין שכבות האותות. שילוב זה נועד לשפר ביצועים, להפחית צריכת חשמל ולהקל על תכנון שבבים מורכבים עבור יישומי AI, מרכזי נתונים ומחשוב עתיר ביצועים. בין החידושים הנוספים בתהליך ניתן למצוא אפשרות חדשה בשם Power Boost, המוסיפה לטרנזיסטור מגע כפול – מהחזית ומהחלק האחורי של השבב באמצעות PowerVia. המהלך מפחית התנגדות חשמלית ומאפשר תדרי פעולה גבוהים יותר.

בנוסף, אינטל מציגה וריאנטים חדשים של טרנזיסטורים המיועדים לביצועים גבוהים או לחיסכון באנרגיה, לצד מדרגת מתח סף (Vt) חדשה המעניקה למהנדסי השבבים נקודת איזון נוספת בין מהירות לצריכת חשמל. החברה מדווחת גם על שיפור של 20%-40% במאפייני פיזור החום, נתון בעל חשיבות מיוחדת עבור מעבדי AI ומרכזי נתונים שבהם מגבלות תרמיות הפכו לאחד האתגרים המרכזיים.

במקביל לחשיפת 18A-P, אינטל הציגה בכנס גם מספר כיווני מחקר לדורות הבאים של השבבים, בהם שילוב גליום ניטריד על גבי סיליקון ושימוש ברותניום כחלופה לנחושת בחיבורים פנימיים. טכנולוגיות אלו מיועדות לאפשר את המשך מזעור השבבים ושיפור הביצועים גם לאחר שהדור הנוכחי של טרנזיסטורי Gate-All-Around יגיע למגבלותיו. עבור אינטל, ההכרזה על 18A-P מסמנת מעבר משלב ההבטחות לשלב הביצוע. אם 18A היה המבחן הטכנולוגי של החברה, 18A-P עשוי להיות המבחן העסקי הראשון של אסטרטגיית הפאונדרי שלה.