Xilinx הכריזה על רכיב ה-FPGA הגדול בעולם

22 אוגוסט, 2019

רכיב VU19P החדש כולל 34.5 מיליוני טרנזיסטורי FinFET בגיאומטריה של 16 ננומטר, המספקים כ-9 מיליון תאים לוגיים. הוא מיועד לבניית אבות טיפוס (פרוטוטייפינג) של רכיבי ASIC ו-SoC גדולים מאוד

חברת זיילינקס (Xilinx) הכריזה על רכיב ה-FPGA הגדול ביותר בתולדותיה' המיועד ליישומי בניית אבות טיפוס של שבבי ASIC ולפיתוח תוכנות לפני סיום התכנון. הרכיב החדש מדגם VU19P מבוסס על ארכיטקטורת Virtex UltraScale+ ובנוי מ-34.5 מיליארד טרנזיסטורי FinFET המיוצרים בתהליך של 16 ננומטר. להערכת החברה, מדובר בפתרון ה-FPGA הגדול ביותר בעולם: הוא כולל 9 מיליון תאים לוגיים (logic cells) ומספק 2,072 נקודות קלט/פלט (GPIO).

הרכיב כולל ערוץ תקשורת אל זכרון DDR4 העובד במהירות של עד 1.5 טרה-ביט לשנייה ולצידו 80 מקמ"שים (טרנסיברים) ברוחב סרט של עד 4.5 טרה-ביט לשנייה. הרכיב מיועד לבדוק תכנוני RTL של רכיבי ASIC גדולים מאוד (SoC) ולאפשר בדיקת תוכנות הנמצאות בפיתוח, עוד לפני שהשבב עצמו מוכן (אמולציה). החברה הודיעה שהרכיב החדש יגיע לשוק בתחילת 2020, ביחד עם חבילת תוכנות בדיקה וניתוח, מודולי IP ותמיכה של חבילת התכנון Xilinx Vivado Design Suite.

פתרון פרוטוטייפינג מהדור השלישי

מבחינת זיילינקס, מדובר בדור השלישי של רכיבי-ענק המיועדים לתמוך בפיתוח. הרכיב הראשון, 7V2000T יצא לשוק בשנת 2011 כשהוא מבוסס על תהליך ייצור של 28 ננומטר וסיפק 2 מיליון תאים לוגיים. הרכיב השני במשפחה, VU440, יצא לשוק בשנת 2015, כשהוא מיוצר בתהליך של 20 ננומטר וכולל 5.5 מיליון תאים לוגיים. הרכיב השלישי במשפחה (VU19P) מיוצר מטרנזיסטורי FinFET כדי להשיג מהירות תגובה גבוהה במיוחד. הוא מופיע במארז Lidless packaging המאפשר מגע ישיר בין הסיליקון ובין מערך פיזור החום (heat sink), כדי להשיג יכולות קירור חזקות ויכולת עבודה בתנאים רגישים לטמפרטורה.

למרות שהוא תוכנן עבור פרוטוטייפינג ואמולציה, החברה מסרה שניתן ליישם באמצעותו רכיבי מיחשוב, תקשורת, תעופה וביטחון. אולם המשימה המרכזית שלו היא לספק מענה לשינויים המתחוללים בשוק תכנון השבבים: המגמות החדשות של בינה מלאכותית (AI) ולימוד מכונה (ML), רכב אוטונומי, הדור החמישי (5G) ועיבוד תמונה, מייצרים גל חדש של שבבים גדולים מאוד ומורכבים מאוד, בעלי ארכיטקטורות חדשות ועשירים בקוד תוכנה.

בדיקת התכנון ובניית אבות טיפוס שלהם דורשת מנועים חזקים במיוחד. ההתקנה של ערוצי GPIO רבים מאפשרת לפשט את התכנון של פלטפורמות מרובות FPGAs, והמקמ"שים הרבים והמהירים ברכיב החדש מאפשרים לקשר את התכנון אל מערכות צב"ד מורכבות ולהבטיח תאימות לתקנים עתידיים חדשים של ממשקי תקשורת.

Share via Whatsapp

פורסם בקטגוריות: FPGA , חדשות , סמיקונדקטורס

פורסם בתגיות: FPGA , XILINX , זיילינקס