שוק ה-Embedded FPGA נכנס לתאוצה

ההאטה של חוק מור בתעשיית השבבים, לצד הדרישה הגוברת ליכולות עיבוד, מאלצים את התעשייה לחפש פתרונות חדשים מעבר לגישה המסורתית של מיזעור שבבים והוספת טרנזיסטורים. אחד מהתחומים הנהנה מהמגמה הזאת הוא שוק מערכות ה-FPGA המשובצות (Embedded FPGA, או eFPGA), אשר היקפו הסתכם בשנת 2017 בקצת יותר מ-3 מיליארד דולר.

טכנולוגיית eFPGA מאפשרת לשלב בתוך שבב ASIC או SoC, בלוק IP המספק את הפונקציונליות המלאה של רכיבים מיתכנתים, בלא צורך במעגלי התמיכה ההיקפיים של רכיב FPGA ייעודי. הדבר מאפשר להשיג חיסכון ניכר בהספק, מכיוון שברכיבים הייעודיים כמעט מחצית משטח הסיליקון מיועד למעגלי התמיכה, כמו מעגלי I/O מיתכנתים,  ממשקי תקשורת מסוג SerDes, GPIO, PCIe, מעגלי אספקת כוח ועוד.

משלושה מיליארד דולר ל-9 מיליארד דולר בשנה

המערך הזה מתייתר כאשר משבצים בלוק eFPGA בתוך שבב מכיוון שהוא מתחבר ישירות אל שאר הבלוקים ברכיב, ולכן לעתים רבות הוא מאפשר לבצע פעולות קלאסיות של רכיבים מיתכנתים, כמו הוספת מנועי האצה למעבד,תוך כדי עמידה בדרישות חיסכון בהספק מחמירות מאוד. בנוסף, השימוש ב-eFPGA מאפשר להתאים את גודל המעגל המיתכנת לצרכים הספציפיים של הרכיב, כדי לקבל אופטימיזציה טובה יותר.

להערכת חברת המחקר Allied Market Research, השוק נכנס למסלול צמיחה בשיעור של כ-16.5%, שיביא אותו להיקף של כ-8.98 מיליארד דולר בשנת 2024. השימוש בטכנולוגיית eFPGA גובר במיוחד בציוד תקשורת, במרכזי נתונים ובתחנות בסיס סלולריות. מדי פעם הם משולבים גם בציוד מהקצה הגבוה. לאחרונה, למשל, דיווחה אוניברסיטת הרוורד על שילוב מודול eFPGA בתוך שבב ייעודי ללימוד עומק המיועד לעבוד בזמן אמת.

להערכת חברת המחקר, השוק העולמי נישלט על-ידי 12 יצרניות שבבים מרכזיות: אינטל, קואלקום, Flex Logix, ברודקום, Quick Logic, זיילינקס, Achronix, אנלוג דיווייסז, NXP, רנסאס, Microchip ו-Cypress Semiconductor. חברת QuickLogic הודיעה בחודש שעבר על התאמת פלטפורמת ה-eFPGA שלה לתהליך הייצור 40 ננומטר של TSMC, כדי להתאימה ליישומים בשוקי ה-IoT, הרכב והאבטחה.

ARM מנסה לבלום את RISC-V

בתמונה למעלה: כרטיס פיתוח של SiFive למערכות המבוססות על מעבדי RISC-V

חברת ARM מנסה לבלום את מגמת הפופולריות הגואה של מעבדי הקוד הפתוח RISC-V, ותספק את הקניין הרוחני של מעבדי Cortex-M ללקוחות אשר ישבצו אותם בתוך רכיבי FPGA של חברת Xilinx. כך דיווח מנהל קבוצת הניהול של המוצרים בחברה, פיל בר, בפוסט שהעלה באתר חברת ARM. היוזמה כוללת את המעבדים Cortex-M1 ו-Cortex-M3, שהם גרסאות מותאמות ל-FPGA של משפחת מעבדי Cortex-M0. היוזמה המשותפת של שתי החברות מיועדת להקל על השילוב של מעבדי ARM ושל תוכנות ARM בתכנונים המבוססים על רכיבים מיתכנתים מהמשפחות Spartan, Artix ו-Zynq של חברת Xilinx.

הקניין הרוחני (IP) של המעבדים יינתן באמצעות תוכנית DesignStart, שאותה החלה ARM להפעיל בשנת 2010, שנועדה לספק ערוץ גישה מהיר וזול לקניין רוחני של ARM. החברה הסבירה את הכנסת מעבדי Cortex-M לתוכנית DesignStart בכך שהיא עונה על צורך דחוף של התעשייה: תחזית לצמיחה של 74% במספר הרכיבים המיתכנתים (PLD ו-FPGA) שלהערכת גרטנר מאפיינת את השנים 2016-2022. אלא שעדיין לא ברור מדוע החברה החליטה לספק בחינם את הקניין הרוחני למעבד ההספק הנמוך הפופולרי ביותר שלה, בשלב זה ללקוחות זיילינקס.

כרטיס פיתוח של Lattice לרכיבי FPGA ממשפחת MACHXO2
כרטיס פיתוח של Lattice לרכיבי FPGA ממשפחת MACHXO2

קואליציה מאיימת של ענקיות הטכנולוגיה

יכול להיות שהיא מקבלת תמריץ מחברת זיילינקס במסגרת המאבק שלה במוצרים המתחרים של אינטל (לשעבר אלטרה), אולם יכול להיות שהפתרון טמון בהודעה שעלתה לפני מספר ימים באתר של פורום RISC-V: לקראת הכנס השנתי של איגוד משתמשי RISC-V שיתקיים בחודש דצמבר השנה, הכריז הארגון על תחרות SoftCPU לתכנון יישום של  RISC-V המיועד לשימוש ברכיבי FPGA. התחרות ממומנת על-ידי גוגל ו-Microchip ובמסגרתה מתבקשים המתחרים לתכנן יישום קוד פתוח לרכיבי FPGA של Microsemi ולרכיבי FPGA של חברת Lattice. כלומר, מדובר בפלטפרומת מעבד קוד פתוח המתחרה ב-ARM, ליישום ברכיבי FPGA המתחרים בזיילינקס.

ארכיטקטורת RISC-V מתחילה להתברר כרעיון שעשוי לשנות את פני התעשייה. היא פותחה לפני כשמונה שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להקיץ מחשבים חזקים בגודל מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית. כיום הארגון נתמך על-ידי כמה מהחברות החזקות בתעשייה, בהן: גוגל, HP, יבמ, אורקל, מיקרוסמי, לאטיס, אנבידיה, קואלקום, ווסטרן דיג'יטל, מארוול, מיקרון, NXP, סמסונג, וואווי, TSMC ועוד.

המודל העסקי של RISC-V מאיים על ARM

גם התעשייה הישראלית מקדמת את מעבדי הקוד הפתוח. חברת מלאנוקס חברה בארגון במעמד של מייסד (founder), וחברת סיוה מהרצליה שבעבר נכשלה ברכישת ארכיטקטורת MIPS הצטרפה אליו במעמד של שותפה בכירה. הרעיון מתחיל להיכנס לשוק. חברת אנבידיה כבר התחילה להשתמש במעבדי RISC-V במספר מיקרו-בקרים, וחברת ווסטרן דיג'יטל מסרה לאחרונה שבשנת 2019 או 2020 היא תוציא לשוק פתרונות איחסון המנוהלים באמצעות מעבדי RISC-V.

בתוך כך, חברת הפאבלס SiFive מקליפורניה, החלה לספק שבבי מעבדים המבוססים על RISC-V לתעשיה. עבור ARM מדובר באיום מוחשי: קניין רוחני של מעבדים במתכונת של קוד פתוח, שניתן להורידם בחינם מאתר Github, מאיים על המודל העסקי שלה, המבוסס על מכירת קניין רוחני של מעבדים.

צמיחה של 8.5% בשנה: שוק ה-FPGA יוצא מהקיפאון

בעשור האחרון נראה היה ששוק רכיבי ה-FPGA המיתכנתים תקוע סביב היקף מכירות ממוצע של כ-5 מיליארד דולר בשנה, ולא מצליח לצאת מהגטו הטכנולוגי שגבולותיו מסומנים על-ידי מחיר גבוה ומתחרות מול רכיבי ASIC ייעודיים. אלא שבשנה האחרונה מסמן שינוי מהותי בשוק, בעקבות משקלם הגובר של הרכיבים המיתכנתים בשוקי צמיחה חדשים כמו מערכות ADAS בכלי-רכב, האצת הביצועים של שרתים, בינה מלאכותית ושוק ה-IoT.

להערכת חברת המחקר Mordor Intelligence, בשנת 2017 הסתכם שוק ה-FPGA העולמי בכ-5.9 מיליארד דולר, אולם הוא צפוי לצמוח בשנים הקרובות בקצב של כ-8.6% בשנה ולהגיע להיקף של כ-9.8 מיליארד דולר בשנת 2023. רכיבי FPGA הם רכיבים המאפשרים לממש פעולות לוגיות באמצעות תוכנה במקום באמצעות חומרה.

ליבת הטכנולוגיה מבוססת על שימוש באלמנטים יסודיים הכוללים טבלת אמת מצומצמת (lookup table – LUT). ה-LUT הוא מעין זכרון זעיר המגדיר מה יהיה המוצא לכל כניסה מוגדרת. על-ידי כך הוא יכול לספק אלטרנטיבה לשער לוגי. הקישור והגדרת הקשר בין בלוקי LUT רבים, מייצרת התנהגות זהה לזו של מעגל דיגיטלי ייעודי (ASIC). ההבדלים ביו הרכיבים השונים מתבטאים בעיקר בגודל ה-LUT, מספר אלמנטי ה-LUT, טכנולוגיית הזיכרון, גודל הצומת ומעגלי התמיכה מסביב למערך הליבה של ה-FPGA.

תפקיד חדש בשווקים חדשים

עד לשנים האחרונות שימשו רכיבי FPGA בעיקר לצורך אימות תכנוני ASIC או לייצור בכמויות קטנות שבהן לא היתה כדאיות בכניסה לפרוייקט ASIC יקר, אלא ששינויים טכנולוגיים שהתחוללו לאחרונה משנים את פני שוק ה-FPGA. יצרניות שרתים גדולות גילו שהתקנת רכיב FPGA  לצד ה-CPU בשרתים הגדולים מאפשרים להאיץ את פעולות החיפוש והאנליטיקה באמצעות הפחתת העומס על ה-CPU. התחום הזה נמצא בהתפתחות מהירה, וכיום מתפתחת תחרות בין רכיבי FPGA לבין מעבדי GPU בשוק האצת הביצועים של שרתים.

התפתחות שוק ה-IoT מספק הזדמנות נוספת, מכיוון שרכיבי FPGA קטנים יכולים לספק מענה תפור לדרישות העיבוד המוגבלות של אבזרי הקצה, ללא צורך בהתקנת רכיבים מהמדף שבמקרים רבים מספקים ביצועי-יתר. שוק הבינה המלאכותית מעניק דחיפה נוספת לתחום ה-FPGA, במיוחד בתחום הרשתות הנוירוניות ולימוד עומק. יישומים אלה דורשים עיבוד מהיר, וגמיש מאוד.

ארכיטקטורת עיבוד גמישה

הרכיבים המיתכנתים מאפשרים להתאים את ארכיטקטורת העיבוד לדרישות המשתנות של הרשת הנוירונית ולספק מיחשוב מותאם לצורך, ובזכות המבנה שלהם מסוגלים לספק יכולות של חישוב מקבילי. יכולת המאיצה את הרחבת השימוש בהם גם במערכות תקשורת אופטיות וגם במערכות הדורשות עיבוד נתונים מקבילי, כמו למשל עיבוד מידע המגיע מהחיישנים ברכב אוטונומי, ומערכות הדור החמישי הדורשות עיבוד מקביל של המידע המגיע ממערך גדול מאוד של אנטנות (MIMO).

שתי החברות הגדולות ביותר בשוק הן אינטל וזיילינקס (Xilinx). אינטל נכנסה לתחום הרכיבים המיתכנתים בשנת 2015 כאשר היא רכשה את Altera תמורת 16.7 מיליארד דולר. עד היום זוהי עיסקת הרכישה הגדולה ביותר בתולדותיה. העיסקה הזו נולדה מהצורך לספק תשתיות מיחשוב מסוג חדש לעולם הענן והשרתים, אשר דרשו יכולות עיבוד מהירות שמעבדי CPU סטנדרטיים אינם מסוגלים לספק. חברת זיילינקס נחשבת למי שהמציאה את תחום ה-FPGA. בשנת הכספים 2017 הסתכמו מכירותיה בכ-2.3 מיליארד דולר, ב-2018 הן צמחו לכ-2.5 מיליארד דולר, ולשנת הכספים 2019 היא חוזה מכירות של 2.7-2.8 מיליארד דולר.

זיילינקס רכשה טכנולוגיית בינה מלאכותית סינית

חברת זיילינקס (Xilinx) רכשה את חברת הסטארט-אפ DeePhi Technology מהעיר בייג'ינג. חברת דיפ-פיי מתמחה בייעול אלגוריתמים של מערכות לימוד עומק. החברה עוסקת בדחיסה של הרשתות ופיתחה יכולות אופטימיזיצה של רשתות נוירוניות באמצעות "גיזום" (pruning), שהיא טכניקה לצמצום ענפי משנה מיותרים בעץ קבלת ההחלטות של האלגוריתם.

מאז הקמתה בשנת 2016, פיתחה החברה את טכנולוגיית הבינה המלאכותית שלה על-גבי רכיבי FPGA של חברת זיילינקס, אשר נכנסה בחודש מאי 2017 לשותפות בחברה באמצעות השקעת הון. לא נמסרו פרטים על היקף העיסקה. חברת דיפ-פיי מעסיקה כיום כ-200 עובדים, שימשיכו לעבוד ממשרדי החברה הנוכחיים. מנהל תחום התוכנה בחברת זיילינקס, סאליל ראג', אמר שזיילינקס תמשיך להשקיע בחברה, כדי לממש את החזון המשותף של שתי החברות של "האצת יישומי לימוד מכונה בענן ובמכשירי הקצה".

חברת דיפ-פיי הוקמה על-ידי ארבעה חוקרים מאוניברסיטת צ'ינגואה הסינית ומאוניברסיטת סטאנפורד, אשר התמחו בתחום הבינה המלאכותית. החברה חשפה לראשונה את הטכנולוגיה שלה בכנס FPGA2017, כאשר היא הראתה שהרצת האלגוריתם שלה על-גבי FPGA משפר את יעילות העיבוד הקולי (speech recognition) פי 43 בהשוואה ל-CPU ופי 3 בהשוואה ל-GPU. הפתרון היה חסכוני בהספק ביחס של פי 40 ביחס לעיבוד מבוסס CPU ופי 11 בהשוואה לעיבוד מבוסס GPU.

מבחינת זיילינקס מדובר בהשקעה מעניינת מאוד, שכן דיפ-פיי מאפשרת לה לשווק את הרכיבים המתיכנתים לשווקים חדשים לגמרי, שבהם נמכרים מוצרים שעד היום לא היו מבוססים על רכיבי FPGA בגלל שיקולי עלות. במסגרת המאמץ להיכנס לשווקים חדשים, חשפה החברה לפני כחודשיים את ערכת הפיתוח ZCU104 Evaluation Kit (בתמונה למעלה) ליישומי ראיית מכונה.

הערכה מבוססת על רכיבי Zynq UltraScale, MPSoC EV, מעבד גרפי ממשפחת Mali ומעבד יישומים מבוסס ARM Cortex-A53. היא גם כוללת את תוכנת עיבוד התמונה reVISION. הכרטיס מיועד לאפשר פיתוח מיידי של יישומי ראייה משובצים, כמו מערכות עזר לנהג (ADAS), ראיית מכונה, מערכות ראייה מרובדת (Augmented Reality) ועיבוד תמונה במיכשור רפואי.

עיסקת eASIC: אינטל נכנסת לתחום ה-Structured ASIC

בתמונה למעלה: דניאל מקנמרה (משמאל) עם מנכ"ל eASIC רוני ואסישטה

חברת אינטל מרחיבה את פעילותה בתחום הרכיבים המיתכנתים, ורוכשת את חברת eASIC מסנטה קלרה, קליפורניה, אשר פיתחה טכנולוגיית ייצור מסוג Structured ASIC הנמצאת בתווך בין תכנון ASIC ייעודי לבין שימוש ברכיבים מיתכנתים מסוג FPGA. מנהל קבוצת הרכיבים המיתכנתים של אינטל (לשעבר חברת אלטרה), דניאל מקנמרה, דיווח על העיסקה בפוסט שהעלה בבלוג של אינטל.

העיסקה מכניסה את אינטל לסוג חדש של טכנולוגיות ייצור שבבים. "בטווח הארוך, אנחנו רואים הזדמנות באפשרות לפתח סוג חדש של רכיבים מיתכנתים, אשר מנצלים את יתרונות של טכנולוגיית Embedded Multi-Die Interconnect Bridge של אינטל כשהיא משולבת בטכנולוגיית ה-FPGA ביחד עם טכנולוגיית structured ASIC במארז יחיד. אנחנו מצפים להשלים את העיסקה ברבעון השלישי של 2018", הוא כתב.

רעיון ישן עם הזדמנות חדשה

היקף העיסקה לא נמסר, אולם יש בה מרכיב ישראלי מעניין. חברת eASIC הוקמה לפני 19 שנים על-ידי הישראלי צבי אור-בך, ששימש גם כמנכ"ל החברה במשך 6 שנים. לאחר שפרש מהחברה הוא הקים את Monolithic 3D המפתחת גם היא טכנולוגיות ייצור חדשות בתחום השבבים. לפני eASIC , ייסד אור-בך את חברת Chip Express, שגם היא פיתחה טכנולוגיית Structured ASIC, אשר נמכרה בהמשך ל-Gigoptix שנירכשה בתחילת 2017 על-ידי IDT.

בתחום ייצור השבבים קיימות שתי גישות מרכזיות: תכנון מעגל ייעודי (ASIC) שהוא יעיל מאוד, אולם יקר לביצוע מכיוון שהוא כולל תכנון של כל המרכיבים, מרמת השער הלוגי וכל מסיכות הייצור. אפשרות אחרת היא שימוש ברכיבים מיתכנתים מסוג FPGA, שבהם הפיתוח מהיר וזול יותר, אולם עלותם גבוהה וצריכת ההספק שלהם מאוד גדולה ביחד ליישום הנדרש, מכיוון שהם מבוססים על יחידות לוגיות אחידות המקושרות באמצעות תוכנה, ולכן מעגל מיתכנת זקוק להרבה מאוד תשתית היקפית מסביבו.

מורידים את המסיכות

גישת Structured ASIC מוכרת בתעשייה כבר יותר מ-20 שנה ומעולם לא הפכה לתפישה מרכזית. בגישה הזאת הלקוח מקבל פרוסת סיליקון הכוללת מרכיבים פנימיים מוכנים, כמו טרנזיסטורים, רגיסטרים ואפילו ממירי ADC/DAC, כאשר התכנון נעשה ברמת שכבת מוליכי המתכת, שבה הלקוח קובע מה יהיו החיבורים החשמליים בין מרכיבי המעגל. בהשוואה לתכנון ב-FPGA, כאן הקישוריות נעשית בחומרה ולא בתוכנה, ובהשוואה ל-ASIC סטנדרטי, המפתח עוסק במספר קטן של שכבות הולכה (מסיכות) מתכתיות, ולא צריך לתכן ולדאוג לייצור כל שכבות הסיליקון בשבב הסופי. הדבר מאיץ ומוזיל את התכנון בהשוואה ל-ASIC, ומייעל את הביצועים בהשוואה ל-FPGA.

מה אינטל מתכננת?

טכנולוגיית EMIB שמקנמרה הזכיר בפוסט, פותחה על-ידי חברת אלטרה כדי לשלב מספר שבבי סיליקון במארז יחיד, בפורמט שקיבל את הכינוי 3D System-in-Package. יכול להיות שהוא רומז על דור חדש של רכיבים, המאפשרים פיתוח מהיר של מערכות גדולות מאוד על-גבי שבב (SoC) הכוללות מספר רב של פיסות Structured ASIC נפרדות, ואפילו שילוב שלהן עם FPGA, במארז יחיד. הטכנולוגיה המתקדמת ביותר של eASIC מיושמת בפלטפורמת Nextreme-3S, בגיאומטריה של 28nm CMOS. היא מאפשרת ליישם מעגלי תקשורת הפועלים בקצב של עד 28Gbps ולייצר שבבים בטכנולוגיית הייצור של TSMC, שהם שווי ערך למעגל ASIC הכולל 18 מיליון רכיבים לוגיים (Cells).

אתגר הדור החמישי מעבר לפינה

חברת אינטל נכנסה לתחום הרכיבים המיתכנתים בשנת 2015 כאשר היא רכשה את חברת Altera תמורת 16.7 מיליארד דולר. עד היום זוהי עיסקת הרכישה הגדולה ביותר בתולדותיה של אינטל. העיסקה הזו נולדה מהצורך לספק תשתיות מיחשוב מסוג חדש לעולם הענן והשרתים, אשר דרשו יכולות עיבוד מהירות שמעבדי CPU סטנדרטיים אינם מסוגלים לספק. כעת נראה שעיסקת eASIC קשורה להתפתחות נוספת בשוק: "טכנולוגיית structured ASIC", כתב מקנמרה, "תאפשר לנו לספק פתרונות ללקוחות הדורשים ביצועים גבוהים בהספק נמוך, כפי שהם נדרשים לעשות בשווקים כמו הדור הסלולרי הרביעי והדור החמישי (5G) ובשוק האינטרנט של הדברים (IoT)".

לכתבות נוספות על חטיבת הרכיבים המיתכנתים של אינטל: Intel FPGA