בתמונה למעלה: שבב Pulpenix שפותח במסגרת המאגד. צילום: Enics Lab
עם סיום שלוש שנות העבודה של מאגד GenPro, רשות החדשנות מעמידה לרשות חברות ישראליות את השבב Pulpenix שפותח במסגרת המאגד, ומיועד לשמש במערכות משובצות מהירות וחסכוניות באנרגיה. המעבד עבר את תהליכי המבחן האחרונים לאחר שהוא יוצר בחברת TSMC בגיאומטריה של 16 ננומטר ונבדק במעבדת Enics של אוניברסיטת בר אילן. על-פי החלטת המאגד ורשות החדשנות, התמיכה בחברות הישראליות תתבצע באמצעות מעבדת Enics. החברות הישראליות יקבלו את התכנון ללא עלות, כאשר במקרים נבחרים החברות ישראליות שיאמצו אותו יקבלו תמיכה פיננסית, במסגרת תוכנית מגנטון של רשות החדשנות.
המאגד פעל במשך כשלוש שנים בתקציב כולל של כ-60 מיליון שקל, במימון של המדינה ושל החברות שהשתתפו בו: אנבידיה, ווסטרן דיג'יטל, CEVA, לשעבר DSPG, דולפין ו-Satixfy. הוא פעל ביחד עם צוותי מחקר מאוניברסיטת בר-אילן, אוניברסיטת בן-גוריון, הטכניון ואוניברסיטת תל אביב, והפיק 13 מאמרים אקדמיים ושני פטנטים הנמצאים כעת בתהליכי רישום. הוגה הרעיון ויו"ר מאגד GenPro, נתי בוחבוט, משמש גם כראש צוות FW Performance בחברת NVIDIA.
מערכת על-שבב ליישומים משובצים
בראיון ל-Techtime הוא סיפר שבמאגד פותחו שני מעבדים: "מעבד RISC-V לביצועים גבוהים באורך מילה של 64 ביט אשר יכול לעבוד באמצעות מערכת ההפעלה לינוקס, ומעבד 32 ביט חסכוני בהספק עבור מערכות משובצות, בשם Pulpenix". המעבד החסכוני מבוסס על מעבד הקוד הפתוח PULP אשר שימש לפיתוח הליבה הישראלית Hamsa. "ביצענו בו שיפורים שונים, כמו למשל האצת מהירות העבודה, הוספנו יכולת עיבוד מספר פקודות חישוב בו-זמנית במהלך אות שעון יחיד (Dual Issue), הוספנו מאיצים שונים והגדלנו את הליבה. בנוסף שיפרנו את צריכת ההספק שלו והוספנו חיישנים פנימיים אשר מבצעים מדידות של מתחים וטמפרטורות בתוך המעבד".
ליבת Hamsa נמצאת במרכזו של השבב Pulpenix שפותח על-ידי מאגד GenPro. השבב עובד במהירות שעון של 1GHz ועבר את כל תהליכי הבדיקות והאימות. גרסת ה-Tapeout שלו הגיעה מ-TSMC באוגוסט 2021 והרכיבים עברו בדיקות מקיפות במעבדת Enics של אוניברסיטת בר-אילן. "טווח היישומים של Pulpenix הוא רחב מאוד, וכולל יישומים מובהקים של מיקרו-בקרים, ניהול אבזרי IoT וכלה ביישומי המתבצעים כיום באמצעות DSP, כמו למשל עיבוד קול, עיבוד וידאו, עיבוד בקצות הרשת וכדומה.
"המעבד הזה עומד לרשות התעשייה הישראלית בסיוע רשות החדשנות. חברות ישראליות יכולות לקבל את ה-IP במתכונת של קוד RTL ולשלב אותו בתכנון שלהן או בתוך רכיב FPGA. כבר קיבלנו פניות מחברות ישראליות המתעניינות בקוד, וכעת אנחנו נמצאים בתהליכי העברת ידע". מרכיב התוכנה בפרוייקט בוצע בראשות עופר שנער, המשמש כמוביל קבוצת תוכנה במשרד ה-CTO של חברת ווסטרן דיגיטל. בשיחה עם Techtime הוא הסביר שהקבוצה שלו סיפקה את הקומפיילר למעבד הישראלי.
RISC-V בטלפונים סלולריים?
הקבוצה נעזרה בשרשרת כלים שניתרמה על-ידי ווסטרן דיגיטל. "פיתחנו סביבה המקפלת את שפת C לשפת המכונה של RISC-V, ומאפשרת להוריד אותו אל המיקרו-בקר. החיבור בין שפת C לשפת RISC-V לא היה בשל מספיק ולכן לא ניצלו את כל היכולות של הפקודות להגיע לקוד יעיל. תרמנו אופטימיזציות המשפרות את היעילות של הקוד וייצרנו גם שכבת הפשטה המאפשרת לשלב ולהחליף מערכות הפעלה במעבד, ומספקת סביבת דיבאגר עבורו. סביבת העבודה שפיתחנו נועדה לסייע לתעשייה להיכנס לתחום".
לדבריו, ווסטרן דיגיטל מתייחסת ל-RISC-V כאל מהלך תעשייתי אסטרטגי. “אנחנו שייכים לקבוצת הפלטפורמות העתידיות בחברה אשר מפתחת מעבדי ריסק-פייב לשימוש במוצרי החברה. אנחנו רואים גידול מעריכי בהיקף השימוש בארכיטקטורה הזאת, חברות כמו גוגל, קוואלקום, אינטל, עליבאבא, וואווי וסמסונג נכנסות אליו. אנחנו מאמינים שבתוך שנה שנתיים יהיו מעבדי RISC-V בטלפונים סלולריים. יש לנו תוכנית מסודרת בתחום הזה: אנו מפתחים מעבד 64 ביט מרובה ליבות ומייעדים אותו לעבודה גם עם לקוחות מהתעשייה, תחת מודלים שונים של רישיונות”.