סמינר Agilent: כיצד להתמודד עם תכנונים בקצב הגיגהביט

4 פברואר, 2013

הסמינר יתקיים ב-18 לפברואר בבית הירוק ברמת-אביב ומיועד למפתחי ומייצרי מערכות דיגיטליות הפועלות בתדרי שעון מהירים במיוחד. בין הנושאים: הדמיית אותות, הערכת תקלות מראש ושימוש באוסילוסקופים לקבלת מידע סמוי

פרמטרים מורכבים הנמדדים באוסילוסקופ יכולים לספק מידע על המתרחש בנקודות שאין אליהן גישה ישירה

ב-18 לפברואר תקיים חברת Agilent Technologies סמינר מיוחד למפתחי מערכות הפועלות במהירויות שעון גבוהות במיוחד, באמצעות כלים המשלבים מדידות עם סימולציה.

הסמינר יפתח ב-9:00 בבוקר בבית הירוק ברמת-אביב ויוקדש למספר נושאים מרכזיים:

מתודולוגיות לתכנון בר-חיזוי במהירויות גבוהות, אתגרים מיוחדים בתכנון וניתוח קישורים דיגיטליים בתדרים גבוהים, השימוש בכלי סימולציה בתכנון ערוצי תקשורת מהירים, פרובים וירטואליים ותכנוני זיכרון במהירות גבוהה. בסוף היום תהיה הרצאה של חברת Xilinx על תקשורת טורית ושלמות אות (Signal Integrity) ברכיבי FPGA.

הגישות הראשונות להתמודדות עם שלמות אות התבססו על גילוי תקלות וניפוי טעויות בכל מחיר כדי שניתן יהיה לספק מוצר לאחר סיום תהליכי התכנון. התוצאה היא שיש תקלות "הנופלות בין הכיסאות", שצוותי הפיתוח וצוותי בדיקה שלאחר הייצור נאבקים עימן ומנסים לאפיין אותן. הדרך להתמודד עם מצבים כאלה היא להשתמש במתודולוגיות פיתוח אשר יכולות לחזות את אופי התקלות הצפויות.

בהמשך הסמינר, יורחב הדיון על השפעת גורמים הפוגעים באיכות האות במהירויות גבוהות, דוגמת Reflection, Crosstalk, Jitter רעשי אדמה/כוח ואפילו סוגים שונים של חומרים המשמשים במעגלים מודפסים. יודגם השימוש בסביבת ADS של Agilent במסגרת התכנון של מעגל מודפס והשימוש בסימולטור ערוץ תקשורת מהיר כדי לבצע אימות מיידי של התכנון.

בעיית מדידה מיוחדת במינה נוצרת במעגלים מודפסים מרובי-שכבות עמוסים ברכיבי BGA. בתצורה כזו כמעט בלתי אפשרי לבצע מדידה של האותות בכל הנקודות הדרושות, במיוחד באתרים החשודים שיש בהם הפרעות הנובעות מעבודה בתדרים גבוהים. בסמינר יוצגו מספר דרכים להתמודד עם הקושי, בהם שימוש בפרמטרים שונים הנמדדים על-ידי אוסילוסקופ, ואשר מאפשרים להעריך את המתחולל בתוך הכרטיס.

מושב מיוחד ייערך תחת הכותרת: "יום בחייו של ארכיטקט מערכת זיכרון". מתככני זכירונות מתמודדים עם אתגרים מיוחדים במינם, מכיוון שעליהם למצוא את נקודת האופטימום של רוחב-פס מקסימלי, צריכת הספק ועלות.במושב תוצג מתודולגיה להתמודדות עם הבעיה באמצעות מידול המוליכים ב-PCB ובמארז באמצעות מודל גלים תלת-מימדי, וכלים למידול הקונקטורים, הכבלים, הבאפרים ומרכיבי המעגל האחרים, תוך עמידה בדרישות התקנים הרלוונטיים.

במושב המסכם תציג חברת Xilinx את האופציות הקיימות ברכיבי ה-FPGA ממשפחת 7 series להשגת תקשורת טורית מהירה במגבלות הספק חמורות.