סיוה הכריזה על ערוץ תקשורת מאובטח ל-SoC מרובה-שבבים

חברת סיוה (CEVA), הכריזה על הרחבת פתרונות אבטחת החומרה שלה באמצעות פיתוח ערוץ תקשורת מאובטח המקשר בין השבבים הנפרדים (chiplet) המאכלסים רכיב מרובה-שבבים (Heterogenous System on Chip – HSoC). הפתרון החדש, Fortrix SecureD2D, פותח בחברת Intrinsix האמריקאית שנירכשה על-ידי סיוה בחודש יוני 2021 תמורת כ-33 מיליון דולר.

השימוש ברכיבים המבוססים על מערכי שבבים שונים נמצא בצמיחה. להערכת גרטנר, היקף המכירות בתחום צפוי לצמוח מכ-3.3 מיליארד דולר ב-2020 לכ-50.5 מיליארד דולר ב-2024. הדחיפה העיקרית לשימוש במערכי שבבים (HSoC) היא הצורך לייצר שבבים גדולים מאוד שקשה ליישם באתום בפרוסת סיליקון אחת, והצורך לבנות מערכות על-גבי-שבב (SoC) הכוללות מרכיבים שונים, כמו רכיבים אנלוגיים, דיגיטליים, זכרונות, רכיבי הספק או רכיבי RF, שלכל אחד מהם יש טכנולוגיית ייצור אופטימלית שונה.

הקושי העיקרי נעוץ בכך שבמהלך פיתוח ה-HSoC, חברות משתמשות בשבבים נפרדים המגיעים ממקורות שונים ולכן אין להן שליטה מלאה על רמת האבטחה והביצועים שלהם. לכן תקשורת מאובטחת בין שבבים מהווה צורך חיוני בתעשיות החלל והביטחון, בשוק הרכב וביישומי IoT. פתרון Fortrix SecureD2D מתמודד עם הבעיה באמצעות סדרה של מיקרו-בקרים, בהם מעבד מבוסס RISC-V וערוץ SPI מאובטח, אשר מנהלים מארג תקשורת מאובטח ומוצפן בתוך הרכיב (Die-to-Die).

סיוה מסרה שהטכנולוגיה אומצה על-ידי לוקהיד מרטין ו”חברת שבבים מובילה במסגרת תוכנית פיתוח של משרד ההגנה האמריקאי”. מכיוון שהתוכנית האמריקאית היא תוכנית State-of-the-Art Heterogeneous Integrated Packaging – SHIP, הרי מדובר בחברת אינטל אשר קיבלה תקציב של כ-173 מיליון דולר בסוף 2020 לפתח מדגים טכנולוגיים של מערכי HSoC מאובטחים.

״טכנולוגיית ה-Fortrix SecureD2D מאפשרת רמת אבטחה גבוהה בין מערכי שבבים וסוללת את הדרך למשרד ההגנה להאיץ תהליכי תכנון ולהפחית בעלויות הפיתוח של מערכי שבבים״, אמר מנהל הטכנולוגיות הראשי של חטיבת אינטרינסיקס בסיוה, מארק ביל. ״הטכנולוגיה שלנו זמינה במסגרת תוכנית פיתוח של משרד ההגנה האמריקאי, ותסייע באבטחת שבבי הדור הבא״.

וובינר סינופסיס לאימות SoC באמצעות FPGA וכלי ניתוח

ביום ג’, ה-18 במאי 2021, תקיים חברת סינופסיס (Synopsys) וובינר בתחום האצת הבדיקה של אבות טיפוס של רכיבי SoC באמצעות FPGA כלי ניתוח ייעודיים הבודקים את התכנון. הוובינר, Enabling Faster Time to First Prototype using FPGA Synthesis Tools, יתקיים בשעה 20:00 לפי שעון ישראל.

FPGA prototyping is one of the main verification tools used when designing an SoC. There are many requirements for developing prototypes ranging from handling DesignWare IP to automated gated clock conversion. Synopsys’ ProtoSynthesis Software provides customers with the capability to develop a single FPGA prototype quickly and efficiently, and supports DesignWare IP and Unified Power Format (UPF).

This Synopsys webinar will cover: How to complete a gated clock conversion; Enabling DesignWare IP within an FPGA prototyping project; How to include power management intent in an FPGA prototype.

Speakers: Nilesh Shilankar and Poojitha Bommu

Nilesh Shilankar is Sr. Applications Engineer at Synopsys for FPGA-based synthesis software tools. Prior to joining Synopsys, Nilesh worked with leading semiconductor and EDA companies as a Product Engineer and Applications Engineer. Nilesh holds a bachelor’s degree in Electronics Engineering and has pursued a PG Diploma in VLSI from the Center for Development of Advanced Computing.

Poojitha Bommu is an Application Engineer for FPGA-based synthesis software tools in the Verification Group at Synopsys. She has 4 years of experience on Synopsys FPGA synthesis and prototyping tools. She has worked with many FPGA implementation and prototyping based customers to achieve their design requirements. She holds a BTech degree in Electronics and Communications from Amrita University, Bengaluru, India.

למידע נוסף ורישום:

Faster Time to Prototype using FPGA Synthesis Tools

מרכז פיתוח חדש בישראל: גוגל חטפה מאינטל את אורי פרנק

חודש אחד בלבד לאחר שחברת אינטל הודיעה על מינויו של אורי פרנק הישראלי (בתמונה למעלה) לסגן נשיא עולמי ולמנהל קבוצת תכנון ופיתוח של שבבי העתיד של אינטל – דיווחה חברת גוגל (Google) שפרנק עבר אליה – וישמש בתפקיד סגן נשיא להנדסה בקבוצת תכנון מעבדי השרתים. מדובר ברכש של כוכב מהדרגה העליונה: אורי פרנק הצטרף לאינטל לפני 20 שנה, ומילא תפקידי ניהול בכירים בארץ ובחו”ל. בתפקידו האחרון באינטל שימש כמנהל משפחת מעבדי הדור הבא למחשבים אישיים ולבינה מלאכותית.

המשימה של אורי פרנק, היא להקים בישראל מרכז לפיתוח שבבים ומעבדים חדשים עבור מרכזי הנתונים של גוגל מהדור הבא. מבין השורות, אפשר להבין שגוגל מצפה מאורי פרנק להביא אל הקבוצה “מתכנני שבבים ברמה עולמית”. פירוש הדבר שמתחיל כעת ציד אחר מפתחי סיליקון מצטיינים בכל התעשייה הישראלית, ובמיוחד בחברת אינטל ישראל, שהיא אחד ממרכזי המצויינות החשובים ביותר של אינטל העולמית בתכנון ופיתוח מעבדים חדשים.

“ה-SoC הוא לוח-האם החדש”

סגן נשיא גוגל לתשתיות מערכת, אמין ואדאט, פירסם השבוע פוסט בבלוג של החברה, ובו הסביר את המהלך: “תשתיות העיבוד בגוגל נמצאות על סף שינוי. עד היום התמקדנו באינטגרציה ברמת לוח-האם: שילבנו מעבדים, אמצעי תקשורת, איחסון, מאיצים, זכרונות ואלמנטים מהסוג הזה, מתוצרת יצרנים שונים. אולם הכיוון הזה כבר לא עונה לצרכים: כדי להגיע לביצועים גבוהים בהספק נמוך, יש צורך באינטגרציה ברמה עמוקה יותר. במקום לשלב רכיבים נפרדים בלוח-האם, אנחנו נפתח מערכות על-גבי שבב (SoC), שבהן מרוכזות פונקציות רבות על-גבי שבב אחד. במלים אחרות, ה-SoC הוא לוח-האם החדש”.

גוגל אינה שחקן חדש בתחום תכנון השבבים. היא כבר ביצעה בעבר מספר פרוייקטי תכנון, דוגמת מעבד ייעודי למימוש מטלות לימוד מכונה באמצעות רשת נוירונית (Tensor Processing Unit), מאיץ לעיבוד וידאו בענן (Video Coding Units), וחבילת OpenTitan לתכנון שבבים מאובטחים. אולם כל אלה היו פרוייקטים שנועדו להתמודד עם בעיות ספציפיות. הפרוייקט הישראלי שונה במהותו. לפי הפוסט של אמין ואדוט, הצוות הישראלי אמור לפתח מעבד ליבה גדול, אשר ישמש כאבן בניין מרכזית בתשתיות בענן של גוגל.