תכנון שבבים

וובינר סינופסיס לתקן Chiplet UCIe יתקיים ב-8 בפברואר

פורסם בתאריך ע"י Techtime

ביום ה’, ה-2 בפברואר 2024 בשעה 19:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום האימות וההתמודדות עם תקן הקישוריות בין אריחי סיליקון נפרדים בתוך השבב, Chiplet Interconnect Express – UCIe. הגרסה הראשונה של התקן (v1.0) הוצגה בחודש מרץ 2022 והעידכון הראשון (v1.1) פורסם בחודש יולי 2023. התקן מבטא דרישה גדולה מאוד בשוק לתקן חיבוריות פתוח שיאפשר לחברות לפתח שבבים חזקים יותר וחסכוניים באנרגיה.

העידכון לתקן הוסיף לו יכולת לספק מענה לצרכים מרכזיים: תוספות ייעודיות לתעשיית הרכב, שימוש בפרוטוקולי הזרמת נתונים, התאמת התכנון למארזים מתקדמים והוספת יכולות לביצוע בדיקות הסמכה של התכנון ושל השבב. וובינר Addressing UCIe 1.1 IP and System Level Verification Challenges יתמקד בשיקולי תכנון מרכזיים שיאפשרו לעמוד בדרישות האימות של התכנון, וסקירה של פתרונות סינופסיס המאפשרים לבצע את מטלת התכנון המורכבת של רכיבי UCIe 1.1.

הדוברים בוובינר:

Varun Agrawal (right), Sr Staff Product Manager at Synopsys. Varun has 15 years of experience in IP to System Level Functional Verification with expertise in Simulation, Emulation and Virtualization domain. Prior to Product Management, Varun led R&D projects in Virtualization over Emulation and worked in various development and customer facing roles at multiple design and EDA companies.

Divya Jindal (left) is a Product Engineer for UCIe VIP with 7+ years of experience working on Verification solutions for Memory protocols and UCIe. Divya is working on Synopsys UCIe IP for in-house validation.

למידע נוסף ורישום:

UCIe 1.1 IP and System Level Verification Challenges

סיוה ממתגת עצמה מחדש כיצרנית IP בלבד

פורסם בתאריך ע"י Techtime

חברת סיוה (Ceva) מהרצליה החלה במהלך מיתוג מחדש של זהותה כיצרנית של קניין רוחני (IP) כדי להתנתק מהניסוי הכושל שביצעה בתחום מתן שירותי הפיתוח של רכיבי ASIC עם רכישת ומכירת חברת אינטרינסיקס (Intrinsix) האמריקאית. השבוע (יום ד') היא ערכה כנס משקיעים ואנליסטים בבניין בורסת נסד"ק בניו יורק, ואף קיבלה את הזכות לצלצל בפעמון הנועל את המסחר היומי בבורסה. במהלך הארוע החברה הכריזה על עיצוב חדש של לוגו החברה שנועד להבליט את ההתמקדות שלה בתכנונים עבור אבזרים מקושרים, והסירה כל איזכור למוצאה המקורי כיצרנית מעבדי אותות (DSP). החברה אפילו שינתה את כתובת אתר האינטרנט שלה מ-ceva-dsp.com לכתובת החדשה ceva-ip.com.

כזכור, סיוה תמיד הייתה חברת קניין רוחני טהורה המוכרת רשיונות שימוש בטכנולוגיה שלה, עד שנת 2021 שבה היא רכשה את אינטרינסיקס תמורת כ-33 מיליון דולר. אינטרינסיקס מתמחה במתן שירותי תכנון שבבים (SoC ,ASIC ו-FPGA) לשוקי החלל, התעופה והביטחון ומבצעת פרוייקטים רבים אפילו עבור DARPA בארה"ב. המחשבה הייתה שהפעילות הזאת תסייע למכירות הקניין הרוחני ותייצר מקור הכנסה נוסף. אלא שהמהלך יצר בלבול בשוק ולקוחות רבים של סיוה חששו שהיא מתחילה להתחרות בהם. ההרפתקה הסתיימה לפני כחודשיים, כאשר אינטרינסיקס נמכרה לקיידנס תמורת 35 מיליון דולר.

שוק ה-Smart Edge נמצא בצמיחה

במסגרת החזון החדש, החברה מתמקדת בפיתוח מודולי קניין רוחני בתחומי הבינה המלאכותית והיתוך המידע בקצות הרשת, שהיא מכנה בשם Smart Edge. התחום הזה כולל פתרונות קישוריות אלחוטית, היתוך המידע המגיע מהחיישנים (תחום הכולל גם את הטכנולוגיות הקוליות של החברה), וניתוח המידע לצורך קבלת מסקנות (או הסקות במידה ומדובר במעגל עיבוד נוירוני). זהו שוק המצוי בצמיחה מהירה: להערכת החברה, שוק יעד הפוטנציאלי שלה יצמח מכ-1.5 מיליארד דולר ב-2022 לכ-2.2 מיליארד דולר ב-2027. סיוה הסבירה שהיא צפויה להגדיל את הריווחיות, מכיוון שיש לה ריבוי טכנולוגיות, ומתוך 160 לקוחותיה, יותר מ-60 לקוחות רוכשים ממנה מספר מודולים במספר טכנולוגיות שונות. כלומר, בחלק גדול מהמוצרים יש לה יותר ממקור הכנסה אחד.

החברה הכריזה על יעד שאפתני לשנת 2027: להגדיל את המכירות פי 1.5 ואת הריווחיות פי 10. המטרה היא להגיע לרווח מתואם למניה של דולר עד שנת 2027, בהשוואה לכ-6 סנט ברבעון השלישי 2023. ההכרזה כמעט שלא הורגשה במסחר במניית החברה בנסד"ק. היא עלתה בכ-1.1% וכעת החברה נסחרת לפי שווי שוק של כ-513 מיליון דולר. ברבעון השלישי 2023 הסתכמו מכירות החברה (ללא אינטרינסיקס) בכ-24.1 מיליון דולר: ההכנסות מהסכמי רישוי ירדו ב-26% לעומת הרבעון המקביל אשתקד והסתכמו בכ-13.9 מיליון דולר. ההכנסות מתמלוגים ירדו ב-11% לעומת הרבעון המקביל והסתכמו בכ-10.1 מיליון דולר.

וובינר סינופסיס לתכנון SoC יתקיים ב-14 בנובמבר

פורסם בתאריך ע"י Techtime

ביום ד’, ה-14 בנובמבר 2023 בשעה 19:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום תכנון SoC אשר יתמקד בהגדרת הדרישות והמגבלות מהמודולים אשר ישולבו בשבב, וביצוע אוטומטיזציה של חלקי ניכרים מהתהליך באמצעות מערכת Synopsys Timing Constraints Manager הפועלת בפורמט Synopsys Design Constraints – SDC, על-מנת להאיץ את תהליך התכנון ולהפחית את מספר הטעויות אשר מאפיינות את השלב הקריטי הזה.

We will demonstrate the approach taken and benefits observed using automated constraints promotion and generation on an early PCIe® Gen 6 design resulting in shorter TAT and improved PPA. Lastly, this webinar will illustrate how designers can ensure constraints correctness is maintained or bettered during the constraints promotion effort.

דוברים:

Ajay Daga (right), an R&D Group Director at Synopsys where he is responsible for Synopsys’ SDC constraints solutions. Prior to Synopsys he founded and led FishTail Design Automation, Inc. for 20 years. FishTail focused on solutions for SDC verification, management and generation and was acquired by Synopsys in 2022.

Mallik Devulapalli, (left), Principal Solutions Engineer at Synopsys. Mallik has over 25 years of experience in the RTL2GDS implementation, with experience in CPU, GPU, DSP, networking SoC and Interface IP class of SoC design. Prior to joining Synopsys he has worked in Fujitsu specializing in Sparc64 CPU design.

למידע נוסף והרשמה:

Automated Constraints Promotion Methodology from IP to SoC Designs

 

וובינר סינופסיס לקישוריות במרכזי נתונים יתקיים ב-8 בנובמבר

פורסם בתאריך ע"י Techtime

ביום ד’, ה-8 בנובמבר 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) את הוובינר הראשון מתוך סדרה של שלושה וובינרים בתחום הקישוריות המהירה במרכזי נתונים גדולים (hyperscale) חדשים. מרכזי נתונים מהדור החדש צריכים לתמוך בכמויות מידע גדולות מאוד.

הדבר דורש העברת מידע ברוחב פס של 400G באמצעות 112G Ethernet, בעוד שהדור הבא מתוכנן לקצבי תעבורה של 224Gbps המיושמים באמצעות מתגי 800G/1.6T. סדרת הוובינרים מוקדשת להבנת הדרישות מהמשדרים וכיצד להתמודד עימן.

Part I: Wednesday, November 8, 2023

  • Motivation for SERDES
  • Transmitter Requirements
  • Current/Voltage Mode Drivers

Speaker: 

Noman Hai, Analog Design Manager at Synopsys where he is involved in designing high speed interface IP circuits. His current interests include high speed I/O circuits, design methodology and automation, and mixed-signal circuits. He holds three U.S. patents.

למידע נוסף והרשמה:

CMOS Circuit Techniques for Wireline Transmitters Part I

וובינר SemIsrael לתכנון ואימות שבבים יתקיים ב-6 לספטמבר

פורסם בתאריך ע"י Techtime

ביום ד’, ה-9 בספטמבר 2023, יתקיים מפגש נוסף בסדרת הוובינרים של SemIsrael בתחום התכנון ואימות תכנוני השבבים. הוובינר ייערך בשעות 15:00-17:00 לפי שעון ישראל, ויוקדש לנושאים: שימוש ב FPGAs להשגת Ultra-Low Latency, שיתוף פעולה חדש בין סימנס ו-Avery אשר ניב Verification IPs משופרים, שימוש בפלטפורמות וירטואליות לפיתוח תוכנה עבור מעבדי RISC-V, ועוד. הוובינרים בסדרה מיועדים לקהילת השבבים הישראלית. ההשתתפות היא ללא תשלום. בסיומה של כל הרצאה יישאר זמן לשאלות ותשובות. בוובינר יתקיימו ארבע הרצאות–מומחים בנושאי ליבה בתכנון שבבים.

למידע נוסף והרשמה: SemIsrael Tech Webinar

הדוברים בוובינר: