ביום ג', ה-18 בנובמבר 2025, תקיים חברת סינופסיס (Synopsys) וובינר שיוקדש לשימוש בארכיטקטורת PCIe מרובת זרמי נתונים (PCIe Multistream Architecture) כדי לספק קישוריות מהירה בקצבים של 64GT/s ו-128GT/s במערכי מחשבים גדולים (HPC) ובתשתיחות בינה מלאכותית (AI). ההדרכה המקוונת תשודר בשעה 19:00 לפי שעון ישראל ותימשך 60 דקות. היא תתקיים תחת הכותרת: How PCIe Multistream Architecture is enabling AI Connectivity at 64 GT/s and 128 GT/s.

רקע מקצועי:

AI and HPC workloads push fabric speeds to deliver higher parallelism and utilization at extreme data rates. To support these higher rates, the controller architecture needs to be completely redefined resulting in the new PCIe controller Multistream architecture where multiple TLP streams to be serialized over the link. This shift from the single-stream model of prior generations impacts how application interfaces and user logic are designed.

In this webinar, we will examine the architectural differences compared to controller’s architecture limited to 32GT/s or less, focusing on how multiple application interfaces are supported, their effect on link utilization, and the mechanisms for maintaining ordering across streams.

We will also analyze the implications for FLIT versus Non-FLIT mode, along with practical considerations for AXI bridge configuration under the new architecture.

Why You Should Attend:

• Understand Industry Bottlenecks
• Explore Practical Integration Solutions
• Gain Design-Level Insights

Speaker: Diwakar Kumaraswamy, Technical Product Manager at Synopsys with over 15 years of experience in SoC design and high-speed interconnects. He specializes in PCIe architecture for AI and HPC, supporting next-generation connectivity solutions for advanced infrastructure.

למידע נוסף ורישום:

How PCIe Multistream Architecture is enabling AI Connectivity at 64 GT/s and 128 GT/s.

ביום ג', ה-12 באוגוסט 2025, תקיים חברת סינופסיס (Synopsys) וובינר בנושא סימולציה אטומיסטית (Atomistic Simulations) מואצת GPU עבור תהליכי הייצור בתעשיית השבבים. ההדרכה המקוונת תשודר בשעה 20:00 לפי שעון ישראל ותימשך 60 דקות. היא תתקיים תחת הכותרת: GPU-Accelerated Atomistic Simulations for Semiconductor Manufacturing. סימולציה אטומיסטית היא טכניקת חישוב המייצרת מודלים של התנהגות החומר ברמת האטומים. היא כרוכה בחישובי התנועה והאינטראקציה בין אטומים בודדים, במטרה להבין את תכונות החומר ותופעות בחומר. הטכניקה הזו שימושית במיוחד כאשר לומדים או מפתחים חומרים חדשים או תהליכי ייצור, שקשה מאוד לבדוק אותם באמצעות מדידה ישירה.

נושאים מרכזיים:

• The role of atomistic simulations in screening, analyzing, and optimizing materials.
• How GPU acceleration is breaking traditional barriers in density functional theory (DFT) and machine-learned potentials (MLPs).
• Real-world examples of speedups achieved with Synopsys QuantumATK, enabling simulations of larger systems and more complex materials.
• The integration of AI and machine learning to enhance simulation accuracy and efficiency.

דוברים:

Anders Blom, Principal Solutions Engineer, Synopsys. Anders has over 25 years of experience in atomistic materials modeling and quantum transport simulations. He holds a PhD in physics from Lund University and has played a key role in the development of QuantumATK since its early days.

למידע נוסף ורישום:

GPU-Accelerated Atomistic Simulations for Semiconductor Manufacturing

ביום ד' ה-17 ביולי 2024 תקיים חברת סינופסיס וובינר בתחום הבדיקות להבטחת איכות ייצור שבבים, במטרה להפחית את מספר הפגמים בקו הייצור (DPPM). הוובינר יתקיים בשעה 20:00 לפי שעון ישראל.

Leveraging functional patterns is crucial for achieving high defect coverage and reducing defective parts per million (DPPM) levels. Synopsys VC Z01X fault simulator offers enhanced fault coverage in manufacturing test flows, complementing ATPG tools like Synopsys TestMAX ATPG. In this presentation we will delve into unique coverage scenarios, such as resets and clocks blocked during ATPG mode. We'll also highlight the benefits of VC Z01X robust support of the SystemVerilog language. Finally, a practical flow discussion will equip viewers with best practices to get started.

Speakers:

Robert Ruiz, Product Management Director at Synopsys, and responsible for strategy and business growth of several verification products at Synopsys. He has more than 30 years of experience in advanced EDA technologies and methodologies and spent several years designing application-specific integrated circuits (ASICs). Robert has a BSEE degree from Stanford University. Kirankumar Karanam, Applications Engineer at Synopsys. He currently oversees various customer deployments of Synopsys FuSa verification solutions worldwide. He also works with Synopsys functional verification offerings such as VCS, Verdi, and more.

למידע נוסף ורישום:

Enhancing Manufacturing Test Flows with Synopsys VC Z01X

ביום ג', ה-16 ביולי 2024, תקיים חברת סינופסיס (Synopsys) את חלקו השני של הוובינר על פתרון Silicon.da של החברה, שהוא פתרון ה-Silicon Lifecycle Management (SLM) האינטגרטיבי הראשון המיועד להתמודד עם אתגרי ה-post-silicon של רכיבים מתקדמים. ההדרכה המקוונת תתקיים בשעה 20:00 לפי שעון ישראל תחת הכותרת: Maximize Productivity with Deep Insights into PPA Trajectories.

The digital chip design flow carries with it an enormous wealth of untapped information regarding the health and status of your SoC design. The ability to efficiently mine this data provides chip designers with comprehensive visibility and actionable insights to uncover PPA opportunities. This webinar will introduce you to Synopsys Design.da.

We’ll show you how to leverage vast datasets and how the Synopsys Design.da solution performs analysis to identify PPA bottlenecks and the root-cause. The solution automatically classifies design trends, identifies limitations, and provides prescriptive guided root-cause analysis across the entire design flow.

Speaker: Jim Schultz, senior staff product manager for the Synopsys EDA Group. He holds a B.S. in electrical engineering from the University of California, Davis with an emphasis in electromagnetics. His design engineering experience includes physical verification, design planning and design implementation on CPUs, networking and security chips. As a product engineer, he has supported design implementation, design planning and package design at various EDA companies.

למידע נוסף ורישום: Deep Insights into PPA

ביום ג', ה-4 ביוני 2024, תקיים חברת סינופסיס (Synopsys) וובינר ראשון מסוגו אשר יציג את פתרון Silicon.da של החברה, שהוא פתרון ה-Silicon Lifecycle Management (SLM) האינטגרטיבי הראשון המיועד להתמודד עם אתגרי ה-post-silicon של רכיבים מתקדמים. ההדרכה המקוונת תתקיים בשעה 20:00 לפי שעון ישראל ותתקיים תחת הכותרת: The First Integrated SLM Analytics Solution from Design Through Manufacturing.

Today’s advanced node chip designs are faced with many new complexities which require more verification, more validation and more analysis. The result is a new paradigm shift which has led to data overload requiring tools to collect huge amounts of data from design, test and manufacturing (petabytes), analyze the data, and provide actionable insights on that data.

Synopsys’ Silicon.da is the first integrated SLM analytics solution that addresses post-silicon challenges of advanced SoC’s. Silicon.da serves a critical role as part of an overall SLM solution dedicated to improving the health and operational metrics of a silicon device across its complete lifecycle.

Speakers: Anti Tseng (photo below, left), Senior Manager at MediaTek. His current focus is to enable smooth mass production of first advanced process node by exploring next-generation DFT architecture, ATPG & diagnosis flow, and AI-based data analysis. Guy Cortez, principal product manager at Synopsys.

למידע נוסף ורישום:

SLM Analytics Solution from Design Through Manufacturing