RISC-V

סין גילתה פירצה בחומת ההגבלות של ארה"ב

פורסם בתאריך ע"י Techtime

במהלך כנס RISC-V Summit שהתקיים לפני כשבועיים בסין התבררה עובדה מפתיעה: סין הפכה למעצמת RISC-V גדולה ודינמית, בעלת השפעה עמוקה על ההתפתחות העולמית של ארכיטקטורת המחשוב הפתוחה. לכנס הגיעו 4,000 משתתפים מכל העולם, רובם מסין עצמה. במהלך הצגת הרכב הוועדות המקצועיות של ארגון RISC-V In International, התברר שנציגים סינים ממלאים בהן תפקידים בכירים ביותר, ומשמשים כיו"רים של ועדות מרכזיות כמו AI/ML SIG, Android SIG, Datacenter SIG, Platform Management Interface ועוד, ומשמשים סגני יו"ר בוועדות רבות נוספות.

הגילוי הזה חשף מהלך רחב היקף המתבצע בהובלה של ממשלת סין: הכוונת תעשיית הסמיקונדקטורס המקומית להיות המובילה העולמית בארכיטקטורת RISC-V הפתוחה, ולקדם אותה כתשתית מרכזית שתתחרה בארכיטקטורות הקנייניות מובילות היום בתעשייה, במיוחד x86 של אינטל ו-Arm של חברת ARM. המלחמה המסחרית הקרה המתנהלת בשני העשורים האחרונים בין המערב בראשות ארצות הברית לבין סין על השליטה בשק הסמיקונדקטורס העולמי, פגעה קשה ביעד שסין הציבה לעצמה לפני 15 שנים: להיות מעצמת שבבים עצמאית עד לשנת 2025.

אלא שכעת מתברר שסין מצאה מסלול עוקף סנקציות שיאפשר לה לממש את החזון הלאומי: התמחות בפיתוח וייצור שבבים המבוססים על ארכיטקטורת RISC-V הפתוחה. בחודש מרץ 2025 דיווחה סוכנות רויטרס שממשלת סין מתכננת לפרסם עוד השנה הנחייה גורפת שנועדה לעודד יצרניות שבבים וספקיות שירותי תכנון ותוכנה, לאמץ את ארכיטקטורת RISC-V. ההנחיות ותקציבי העידוד הנלווים, גובשו בקבוצת עבודה שכללה 8 סוכנויות ממשלתיות, בהן: מנהלת הגנת הסייבר, משרד התעשייה, משרד המדע והטכנולוגיה ומנהלת הקניין הרוחני הלאומית של סין.

בשורת מעבדי הקוד הפתוח

ארכיטקטורת RISC-V פותחה לפני כ-15 שנים על-ידי מספר חוקרים מאוניברסיטת ברקלי, ארה"ב, אשר פירסמו גרסת קוד פתוחשל ממשק ISA אשר שיכול להריץ מחשבים חזקים מאוד בעלי אורך מילה של עד 128 סיביות. המטרה הייתה לספק אלטרנטיבה זולה לעלויות הגבוהות של השימוש בארכיטקטורות הקנייניות המסחריות המצויות בשוק. בשנים האחרונות נוצרה תעשייה גדלה ומתפתחת סביב RISC-V, וכעת הנתונים מראים שהיא עושה את דרכה אל ליבת השוק.

The SHD Group: Market Unit Shipments for All RISC-V SoCs by Application 2021–2030

להערכת חברת המחקר The SHD Group, ההכנסות ממכירת שבבי RISC-V בשנת 2023 הסתכמו בכ-123 מיליון דולר, אולם הן יצמחו בקצב שני של 39% עד 2030. באותה שנה יימכרו בשוק 16.5 מיליארד רכיבי SoC מבוססי RISC-V, בהיקף של כ-92 מיליארד דולר.  מהמחקר עולים נתונים מעניינים נוספים: השוק הגדול ביותר של הארכיטקטורה הזו בשנת 2030 יהיה של רכיבים להאצת AI, שוק היעד הגדול ביותר יהיה שוק מוצרי הצריכה, והמגזר המרכזי יהיה תעשיית הרכב, שהוא מגזר צמיחה מרכזי של סין.

The SHD Group: Total RISC-V SoC Regional Revenues 2021-2030

האם סין תטיל מגבלות על ארה"ב?

כללית, עד 2030 סין צפויה להיות הספקית הגדולה בעולם של פתרונות מבוססי RISC-V. אלא שהמחקר הזה פורסם בינואר 2024, והוא לא לוקח בחשבון את השפעת המדיניות החדשה של סין ואת עוצמת התגובה שלה להגבלות המחמירות של ממשל טראמפ. משמעות המדיניות החדשה היא לא שסין תוביל את שוק רכיבי ה-SoC מבוססי RISC-V, אלא שהיא תהפוך את הארכיטקטורה הזו לאבן יסוד של תעשיית שבבים עלית' שתאפשר לה לייצר מעבדי NPU, CPU ו-GPU מבוססי RISC-V וסביבת פיתוח תוכנה ייעודית עבורם (בעבר היא ניסתה לבצע מהלך דומה על בסיס ארכיטקטורת PowerPC  הישנה, אולם נכשלה).

הדבר מייצר מציאות מעניינת: המירוץ המערבי אחר טכנולוגיות מתקדמות התבטא בהשקעות גדולות מאוד בטכנולוגיות ייצור חדשות ברוחב צומת של פחות מ-10 ננומטר, אולם לא ניתן לייצר ציוד אלקטרוני ללא רכיבים נלווים המיוצרים בתהליכים ישנים יותר של 28, 65 ואפילו 130 ננומטר. ברמת הייצור הזו, סין היא אחת מהיצרניות הגדולות בעולם. פירוש הדבר שאם אסטרטגיית ה-RISC-V תביא לה את הטכנולוגיות המתקדמות, היא תהיה זו שתוכל להטיל מגבלות על המערב – באמצעות הגבלות על מכירת רכיבים המיוצרים בתהליכי ייצור ישנים.

וובינר סינופסיס לתכנון מעבדי ASIP יתקיים ב-22 במאי 2024

פורסם בתאריך ע"י Techtime

ביום ד', ה-22 במאי 2024, תקיים חברת סינופסיס (Synopsys) וובינר בנושא תכנון מעבדים למשימות ייעודיות (Application-Specific Instruction-set Processors – ASIPׂ). ההדרכה תתקיים ב-17:00 לפי שעון ישראל ותימשך שעתיים. המעבדים בהדרכה מבוססים על ארכיטקטורת RISC-V וכוללים פקודות ייעודיות שהמפתח מגדיר, כדי להתאים אותם לשימוש ביישומים מיוחדים, כמו למשל מטלות AI. הוובינר ייערך תחת הכותרת ASIP Virtual Seminar 2024, ויספק הדרכה בפיתוח מעבדים באמצעות מערכת Synopsys ASIP Designer.

The revolution in AI triggers an increased awareness for application-specific instruction-set processors (ASIPs). These processors implement a specialized instruction-set architecture (ISA) tailored to the AI application domain, often starting from a baseline such as the RISC-V ISA.

ASIPs can replace traditional fixed-function hardware accelerators, thereby introducing software-programmability in the AI acceleration domain, and thus more flexibility and agility in both the design process and the eventual product.  By maintaining a RISC-V ISA baseline, compatibility with and reuse of existing processor ecosystem elements is facilitated.

This seminar introduces you to the ASIP Designer tool-suite. It features a tutorial and two case studies from AI application domains. The tutorial introduces the typical architectural features needed to accelerate AI algorithms, such as specialization, SIMD, and VLIW, and how ASIP Designer supports them.

The first case study demonstrates a SIMD/VLIW architecture with a RISC-V baseline processor for accelerating activation functions. The second case study shows a RISC-V based ASIP for medium-throughput convolutional neural networks (CNN) with programming support for TensorFlowLite for Microcontrollers (TFLM).

למידע נוסף ורישום: ASIP Virtual Seminar 2024

 

 

ארכיטקטורת RISC-V נכנסת לתעשיית הרכב

פורסם בתאריך ע"י Techtime

בשנה האחרונה מתחוללת תזוזה שקטה בתחום מערכות העיבוד לכלי-רכב: היצרניות מגבירות את ההתעניינות בארכיטקטורת המעבדים הפתוחה, RISC-V. הן מקוות שהיא תספק להן תשתית עיבוד יציבה, פתוחה וחופשייה יחסית מהתלות הגוברת שלהם ביצרני מעבדים ופלטפורמות. גם יצרניות קניין רוחני ומעבדים המתבססות על ארכיטקטורת RISC-V, זיהו את תעשיית הרכב כשוק צומח אשר מחפש פתרונות עיבוד חדשים, והחלו להגדיר אותה כשוק יעד מרכזי.

חברת SiFive, אשר הוקמה על-ידי האנשים שהגדירו את ארכיטקטורת RISC-V, היתה מהראשונות שהגדירו את תעשיית הרכב כשוק יעד מרכזי, וכבר בספטמבר 2022 השיקה משפחה של שלושה מעבדים עבור תעשיית הרכב: מעבדים לבקרים (ECU), מעבדים לניהול מערכות בטיחות ומעבדים לאיסוף וניתוח מידע מחיישנים. חברת MIPS, אשר החליפה בחודשים האחרונים את הנהלתה ויוצאת למאבק נגד SiFive על שוק ה-IP לארכיטקטורת RISC-V, הגדירה את שוק הרכב כאחד משלושה שוקי-יעד שעליהן היא מתכננת להתחרות (האחרים הם יישומים משובצים ומרכזי נתונים).

הקבוצה של קואלקום, NXP ואינפיניאון

באוגוסט 2023 קיבלה המגמה החדשה גושפנקא מרשימה: Qualcomm, Bosch, NXP, Infineon וחברת Nordic Semiconductor חתמו על הסכם להקמת חברה משותפת אשר תפעל מגרמניה ותפתח פתרונות מבוססי RISC-V בעיקר עבור תעשיית הרכב. בסוף דצמבר 2023 התקבלו האישורים הרגולטוריים והם הקימו את חברת Quintauris הפועלת ממינכן, ומנוהלת על-ידי אלכסנדר קוחר, לשעבר מנהל חטיבת הרכב של Wind River. האנליסט הראשי של חברת המחקר Semico לתחום ASIC ו-SoC, ריק וורז'יניאק, הסביר בדו"ח על תעשיית השבבים, שיצרניות הרכב מחפשות דרכים חדשות להבטיח את שרשרת האספקה של שבבים, לאחר הנסיון המר של מגיפת הקורונה שבמהלכה נגרמו להן נזקים עצומים.

לדבריו, רבות מהן מעדיפות את ארכיטקטורת RISC-V משום שהיא מאפשרת להן להתאים את סט הפקודות לצרכים המיוחדים שלהן. מדובר בשוק צומח: מכירות ה-SoC לתעשיית הרכב יגיעו להיקף של כ-703 מיליון יחידות עד לשנת 2027. "רוב היצרניות החליטו להקים קבוצות פיתוח SoC פנימיות, ולהתבסס על שירותי הייצור של קבלניות (Foundry). הן רוצות להשיג יותר שליטה על גורלן באמצעות פיתוח עצמי של הפתרונות".

מעניין לציין שבדיוק באותו החודש הכריזו TSMC, Bosch, Infineon ו-NXP על חברה משותפת חדשה, אשר תקים בדרזדן, גרמניה, מפעל חדש לייצור שבבים עבור תעשיית הרכב בעיקר. המפעל יעבוד בקיבולת של 40,000 פרוסות סיליקון 300 מ"מ בשנה, וייצר רכיבי CMOS בתהליכי 28/22 ננומטר ורכיבים המבוססים על טרנזיסטורי FinFET בתהליכי 16/12 ננומטר. חברת TSMC תחזיק ב-70% מהמניות, ושאר השותפות יחזיקו כל אחת ב-10% ממניות החברה החדשה.

הכרזת העצמאות של פולקסווגן

דוגמא למהלך כזה היא אסטרטגיית השבבים החדשה של פולקסווגן שהוכרזה באוגוסט 2023: החברה החליטה להוציא את ניהול שרשרת האספקה של שבבים מרכזיים וחיוניים מרשותן של הספקיות הראשיות (טיר-1). היא תפתח את השבבים בעצמה, ותזמין אותם ישירות מקבלניות הייצור. כיום יש ברכב ממוצע של הקבוצה שבבים בשווי של 600 אירו. להערכתה, שוויים יוכפל עד 2030. כיום שוק הרכב אחראי לכ-47 מיליארד דולר רכישות מיצרניות שבבים – ב-2030 הוא יבצע רכישות בהיקף של 147 מיליארד דולר ויהיה המגזר השלישי בחשיבותו עבור יצרני השבבים.

בחודש דצמבר 2023 הכריזה סינופסיס (Synopsys) על קו חדש של מעבדים: משפחת מעבדי ARC-V המבוססים על ארכיטקטורת RISC-V הפתוחה, ומופיעים בגרסת 32 סיביות ובגרסת 64 סיביות. אחד משוקי היעד המרכזיים שלהם הוא יישומים משובצים ברכב, ולכן הם מגיעים לשוק ביחד עם ההסמכות החשובות לתעשייה: ASIL D,  ASIL B , ISO 26262 ,ISO 21434. בחודש נובמבר 2023 הכריזה חברת רנסאס היפנית על השלמת הפיתוח של CPU מבוסס RISC-V, אשר ישולב במיקרו-בקרים 32 סיביות מתוצרתה. מדובר במוצר מרכזי של החברה שכ-50% ממכירותיו הן עבור תעשיית הרכב.

עדיין לא ברור מה יהיה מקומה של RISC-V בתעשיית הרכב: האם היא תיכנס ברמת המיקרו-בקרים, מערכות הבידור, החיישנים או ברמת המחשבים המרכזיים. הכניסה לא תהיה קלה – הספקיות הגדולות של מעבדים לא יוותרו בקלות על אחד מהשווקים החשובים שלהן. מנגד, כל הצלחה של RISC-V בתעשיית הרכב – אפילו ברמת כניסה לבקרת מערכות בסיסיות – תגביר את האמון ביציבותה ובאמינותה של הארכיטקטורה – אשר יסייע לה להיכנס לשווקים נוספים בעולם המעבדים.

סינופסיס הכריזה על משפחת מעבדי RISC-V

פורסם בתאריך ע"י Techtime

חברת סינופסיס (Synopsys) הוסיפה קו חדש של מעבדים המבוססים על ארכיטקטורת RISC-V הפתוחה, אל משפחת ה-IP של מעבדי ARC מתוצרתה. הסדרה החדשה קיבלה את הכינוי ARC-V. המעבדים החדשים ניבנו על בסיס המיקרו-ארכיטקטורה של מעבדי ARC הקיימים. הם מופיעים בגרסת 32 סיביות ובגרסת 64 סיביות ומיועדים ליישומים משובצים בתחומי הרכב, האיחסון וה-IoT. החברה מסרה שהמעבדים החדשים מיועדים לטווח רחב של דרישות, החל ממוצרים חבכוניים בהספק וכלה במערכות הדורשות מעבדים עתירי ביצועים.

הם נתמכים על-ידי ערכת כלי הפיתוח Synopsys MetaWare וחבילת ה-EDA ממשפחת Synopsys.ai הנתמכת במערכת בינה מלאכותית ותומכת בפיתוח מערכות על-גבי שבב (SoC). "מעבדי RISC-V צוברים פופולריות בתעשייה", אמר סגן נשיא בכיר למוצרי IP בסינופסיס, ג'ון קוטר. "ה-IP שפיתחנו על בסיס RISC-V נועד לסייע ללקוחות להתמודד עם מגוון של עומסי עבודה". בין השאר המשפחה כוללת מודול מאובטח בשם Synopsys ARC-V FS, אשר כולל תכונות בטיחות חומרה בכדי לזהות שגיאות מערכתיות, לתמוך ברמות בטיחות ASIL B ו-ASIL D ולהאיץ קבלת הסמכות ISO 26262 ושל ISO 21434 לאבטחת סייבר בכלי רכב. ה-IP למעבד ARC-V FS מפותח על בסיס מערכת ניהול האיכות (QMS) של סינופסיס, המוסמכת ל-ISO-9001.

בנוסף, מערך כלי MetaWare Development Toolkit for Safety נועד לסייע למפתחי תוכנה להאיץ את הפיתוח של קוד המציית לתקן -ISO 26262. המעבדים מופיעים ביחד עם שירות Synopsys Cloud SaaS עם גישה מבוססת דפדפן, עבור כמות בלתי מוגבלת של רישיונות EDA ואוטומציה מלאה של ניהול הרישיונות למתכנני שבבים. במקביל, סינופסיס הכריזה שהיא הצטרפה למועצה המנהלת ולצוות ההיגוי הטכני של ארגון RISC-V International, כדי לתמוך באימוץ הארכיטקטורה בתעשייה ולהשתתף בהגדרת התקן בעתיד.

המעבדים החדשים יהיו זמינים בשוק החל מ-2024. ה-IP למעבד המשובץ Synopsys ARC-V RMX מיועד להיות זמין ברבעון השני של 2024. ה-IP למעבד זמן-אמת Synopsys ARC-V RHX בעל 32 סיביות ו-64 סיביות יהיה זמין במחצית השנייה של 2024. ה-IP למעבד המארח Synopsys ARC-V RPX מיועד להיות זמין במחצית השנייה 2024.

וובינר סינופסיס לאימות RISC-V יתקיים ב-21 בספטמבר

פורסם בתאריך ע"י Techtime

ביום ה’, ה-21 בספטמבר 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום האימות של תכנוני RISC-V ובמיוחד של תכנונים הכוללים הרכבות של הארכיטקטורה (RISC-V ISA extensions). היכולת להוסיף ולהתאים פקודות ואלמנטים נוספים לארכיטקטורת של RISC-V מייצר אתגרים מורכבים בתחום האימות והבדיקה של שבבים המבוססים עליה. במסגרת ההדרכה יוצג פתרון מבוסס RISCV-DV ויוסבר כיצד לייצר סדרת פקודות בדיקה לביצוע האימות. הן יודגמו באמצעות הרצתן על-גבי מעבד Bluespec באמצעות הסימולטור Synopsys VCS, והשוואתן לתוצאות Spike ISS.

למידע נוסף ורישום: Bluespec RISC-V Processor Verification

This presentation will showcase:

  • A reference methodology for verifying a Bluespec RV32IMC MCU-X processor core based on RISCV-DV.
  • How designers can leverage Synopsys VCS simulation and Synopsys Verdi® for debug and relevant advanced coverage methodology, to help speed verification signoff.
  • The combination of RISCV-DV and Synopsys tools provides a powerful and flexible solution for RISC-V verification and highest coverage.
  • Demo on the RISC-V verification solution on the Synopsys Cloud platform.

הדוברים בוובינר:

מימין לשמאל: בראבה קרישנהסוואמי וביפול טלוקדאר
מימין לשמאל: בראבה קרישנהסוואמי וביפול טלוקדאר

Bipul Talukdar is Senior Director of Applications Engineering for Bluespec Inc. He is an expert in hardware functional verification with a specialty in verification IP (VIP) development, formal property verification, and hardware emulation. He leads Application Engineering and Support for Bluespec.

Prabha Krishnaswami is an Application Engineer at Synopsys, focusing on VCS and Verdi products. She also collaborates with the global RISC-V customers to showcase the Synopsys RISC-V solution.

למידע נוסף ורישום: Bluespec RISC-V Processor Verification

 

אינפיניאון וקואלקום יפתחו מעבדי RISC-V לתחום הרכב

פורסם בתאריך ע"י Techtime

קואליציה חדשה ורחבת היקף של חברות תעשייתיות מקימה חברה חדשה בגרמניה אשר תתמקד בפיתוח ואספקת פתרונות חומרה ותוכנה המבוססים על מעבדי RISC-V. קבוצת החברות אשר מקימה את החברה החדשה הן קואלקום (Qualcomm), אינפיניאון (Infineon), נורדיק סמיקונדקטור (Nordic Semiconductor), חברת NXP ותאגיד התעשייה הגרמני Bosch. עדיין אין פרטים מלאים על מוצרי החברה, מלבד הצהרה משותפת שלפיה היא תספק פתרונות, ותכנוני ייחוס עבור מערכות מבוססות RISC-V, בתחילה עבור שוק הרכב ולאחר מכן ליישומי IoT ותקשורת ניידת. יחד עם זאת, מכיוון שמדובר בקבוצה של יצרניות שבבים, ניתן להניח שמטרתה לפתח ולייצר מעבדים מסוגים שונים מבוססי RISC-V.

הקבוצה החלה בשלבי הקמת החברה, אשר תפעל מגרמניה. סגן נשיא לפתרונות אלקטרוניקה ממונעים בחברת בוש, ג'נס פאברוסקי, אמר שהחברה החדשה תחזק את תעשיית השבבים האירופית. פטר שיפר, מנהל חטיבת הרכב באינפיניטאון, אמר שהחברה החדשה תפתח ותייצר מעבדי RISC-V עובר כלי רכב, "אשר יבטיחו תאימות הדדית ותקנים אחידים בכל מערכות המחשוב ברכב". חברת קואלקום הודיעה שלפני חמש שנים היא החלה לחקור את הארכיטקטורה החדשה וכבר שילבה מיקרו-בקרים מבוססי RISC-V במספר מערכות.

בפוסט שהעלה באתר החברה, הסביר מנהל הטכנולוגיות הראשי של NXP, לארס רגר, שתעשיית השבבים הזדעזעה בספטמבר 2020 כאשר סו פטבנק הודיעה על כוונתה למכור את Arm לחברת אנבידיה. "בסופו של דבר העסקה לא קיבלה אישורים רגולטוריים ובוטלה, אולם זו היתה קריאת השקמה עבור כולנו. הארכיטקטורה של Arm נמצאת בליבת המוצרים של רוב יצרניות השבבים הגדולות. מה היה קורה אם חברת אנבידיה, המתחרה בהרבה מאוד יצרניות שבבים, היתה מקבלת שליטה על העברת טכנולוגיות ותעריפי השימוש בהן על-ידי מתחרותיה?"

לדבריו, ארכיטקטורת RISC-V הפתוחה מגינה על התעשייה מפני אפשרות כזו בעתיד: "בניגוד ל-Arm, כל אחד יכול להשתמש או לבצע שינויים בערכת הפקודות של RISC-V, והדבר מבטיח מחסום כניסה נמוך יותר והגנה על שרשרת האספקה".

טכנולוגיות האודיו של סיווה ייכללו בסביבת פיתוח של אינטל למעבדי RISC-V 

פורסם בתאריך ע"י Techtime

[בתמונה למעלה: מוצרים המנוהלים באמצעות שבבים הכוללים קניין רוחני של חברת סיוה]

חברת סיוה (CEVA) הודיעה כי מעבדי האודיו BX1-CEVA ו-BX2-CEVA וחבילת התוכנה לעיבוד אודיו וקול ישולבו בתוכנית Pathfinder של אינטל, סביבת פיתוח שמציעה ענקית השבבים עבור מפתחים המפתחים שבבים הכוללים עיבוד מרכזי בארכיטקטורת קוד פתוח מסוג RISC-V. 

מעבד האודיו BX1 של סיוה ניתן לתכנות ומיועד למכשירי שמיעה, מכשירים לבישים ומוצרי אודיו נוספים המתאפיינים בצריכת הספק נמוכה. הוא מאפשר הפחתת רעשים וביטול הדים, ומתאים ליישומיי היתוך חיישנים. מעבד BX2 מיועד ליישומי אודיו בטלוויזיות חכמות, שיחות ועידה, דיבוריות חכמות, סאונד ברים, ומערכות בידור לרכב.  

סמנכ״ל השיווק של סיוה, משה שייר, הסביר: "עיבוד אותות היא טכנולוגיה חיונית ליישומי אודיו וקול מורכבים, ושילובה בתוכנית של אינטל יאפשר פיתוח וייצור  שבבים מורכבים הכוללים מעבדי RISC-V וכן טכנולוגיות אודיו שלנו״.  

האצת פיתוח העיבוד המרכזי  

מנהל מיזמי RISC-V באינטל, ויג׳אי קרישנאן, הוסיף: ״זמינות מעבדי ותוכנו ת האודיו של סיוה בתוכנית Pathfinder של אינטל היא צעד נוסף במחויבותנו לפישוט והאצת פיתוח שבבים מבוססי עיבוד מרכזי מסוג RISC-V. טכנולוגיות קניין רוחני משלימות ממלאות תפקיד חשוב בפיתוח האקוסיסטם של RISC-V ואנו מרוצים משיתוף הפעולה עם מובילת תעשייה כמו סיוה להרחבת סל הטכנולוגיות עבור המשתמשים שלנו".  

חברת סיוה מספקת ליצרני שבבים קניין רוחני (IP) של מעבדי DSP, טכנולוגיות קישוריות אלחוטית, מעבדי ראייה ממוחשבת ובינה מלאכותית, תוכנות להיתוך חיישנים ווטכנולוגיות לקישוריות Wi-Fi ו-Bluetooth. ברבעון השלישי דיווחה סיוה על צמיחה של 3% במכירות ברבעון השלישי של 2022, להיקף של 33.7 מיליון דולר. לפני כחודש הודיע מנכ"ל החברה ב-17 השנים האחרונות, גדעון ורטהייזר, על פרישתו מניהול החברה בסוף השנה. מחליפו יהיה אמיר פאנוש, אשר מגיע מתפקיד מנכ״ל חטיבת החיישנים InvenSense, מקבוצת TDK.

מחשב-החלל החדש של נאס"א יתבסס על מעבדי קוד פתוח RISC-V

פורסם בתאריך ע"י Techtime

סוכנות החלל האמריקאית (NASA) החליטה שמחשב החלל החדש שהיא מפתחת עבור כל משימות החלל העתידיות, יתבסס על מעבדי RISC-V של חברת SiFive מארה"ב. המטרה היא לפתח מחשב שיהיה חזק פי כמה מאות בהשוואה למחשבים בהם סוכנות החלל משתמשת כיום. בכוונת נאס"א להשתמש בארכיטקטורת המחשב העתידי, High-Performance Spaceflight Computing – HPSC, בכל משימות החלל שהיא תבצע בשנים הבאות – החל מחקר כוכבים רחוקים וכלה במשימות נחיתה על הירח ובמאדים.

הפרוייקט ממחיש את הקצב האיטי של שינויים בתעשיית החלל: כיום נאס"א מתבססת על מחשבים אשר פותחו לפני כ-30 שנה על-בסיס מעבדי PowerPC, אשר פותחו על-ידי קונסורציום של יבמ, אפל ומוטורולה, ויצאו לשוק בשנת 1991. "המחשבים האלה שרתו אותנו נאמנה", אמר טכנולוג האוויוניקה הראשי של נאס"א, ווסלי פאווול, "המשימות החדשות שלנו דורשות מחשבים חזקים ואמינים בהרבה". ראוי לציין שנאס"א ביצעה מספר ניסויים בשנים האחרונות שבהם היא בחנה את היעילות והאמינות של מעבדי RISC-V, בין השאר, הוקמה תשתית עיבוד שלמה במעבדת החלל גודארד, המבוססת על מעבדי RISC-V.

הפרוייקט פותח שוק חדש בפני Microchip

חברת SiFive היא בעיקר ספקית של קניין רוחני. מחשב החלל עצמו יפותח וייוצר על-ידי חברת Microchip , אשר קיבלה בחודש שעבר הזמנה מנאס"א בהיקף של 50 מיליון דולר לפתח ולספק את המעבד בתוך שלוש שנים. חברת מייקרוצ'יפ תבצע השקעה נוספת בפרוייקט מתוך מקורותיה העצמיים, ככל הנראה מתוך הנחה שיש לו שוק פוטנציאלי משמעותי בתחומי התעופה והביטחון, ולא רק בתחום החלל. מנהלת חטיבת הקישוריות במייקרוצ'יפ, ניקי וורקהייזר, אמרה שלפרוייקט תהיה השפעה עמוקה גם על טכנולוגיות קרקעיות. "המעבד החדש יספק קישוריות איתרנט רחבה מאוד, בינה מלאכותית, וביצועים גבוהים מאוד במעטפת הספק חסכונית ובאמינות גבוהה. נקים אקו-סיסטם גדול של יצרני מחשבים-בכרטיס, אשר יפתחו פתרונות חדשים מבוססי המעבד החדש.

חברת SiFive דיווחה שהמחשב החדש יתבסס על שמונה מעבדים וקטורייים מסוג SiFive Intelligence X280 RISC-V, ועוד ארבעה מעבדי RISC-V סטנדרטיים. המטרה היא לספק לפלטפורמות החדשות של נאס"א עוצמת עיבוד שתאפשר לנהל מטלות כמו ניהוג אוטונומי של כלי-רכב בירח ובמאדים, עיבוד תמונה, ניהול משימת הטיסה, ניהול התקשורת ועוד. מעבד X280 יצא לשוק בחודש אפריל 2021 ונחשב לאחד מהמוצרים הפופולריים ביותר של SiFive.

מדובר במעבד 64 ביט שעבר התאמה לביצוע מטלות בינה מלאכותית ולימוד מכונה המספק יכולת טיפול בפקודות ובנתונים באורך מילה של עד 512 ביט וביצוע חישובים (ALU) במלים באורך של עד 256 ביט. המעבד תומך במכפל וקטורי (Vector Length Multipier) המאפשר להריץ תוכנה המבצעת חישובים וקטוריים באורך מילה של עד 4094 ביטים. הוא עובד במהירות שעון של 2.3GHz, ומתוכנן לשמש כמרכיב של מחשב גדול יותר – למשל בניית מערך אשכולות הכוללים עד 16 מעבדים בכל אשכול.

מעבד ה-RISC-V של GenPro ניתן בחינם לחברות ישראליות

פורסם בתאריך ע"י Techtime

בתמונה למעלה: שבב Pulpenix שפותח במסגרת המאגד. צילום: Enics Lab

עם סיום שלוש שנות העבודה של מאגד GenPro, רשות החדשנות מעמידה לרשות חברות ישראליות את השבב Pulpenix שפותח במסגרת המאגד, ומיועד לשמש במערכות משובצות מהירות וחסכוניות באנרגיה. המעבד עבר את תהליכי המבחן האחרונים לאחר שהוא יוצר בחברת TSMC בגיאומטריה של 16 ננומטר ונבדק במעבדת Enics של אוניברסיטת בר אילן. על-פי החלטת המאגד ורשות החדשנות, התמיכה בחברות הישראליות תתבצע באמצעות מעבדת Enics. החברות הישראליות יקבלו את התכנון ללא עלות, כאשר במקרים נבחרים החברות ישראליות שיאמצו אותו יקבלו תמיכה פיננסית, במסגרת תוכנית מגנטון של רשות החדשנות.

המאגד פעל במשך כשלוש שנים בתקציב כולל של כ-60 מיליון שקל, במימון של המדינה ושל החברות שהשתתפו בו: אנבידיה, ווסטרן דיג'יטל, CEVA, לשעבר DSPG, דולפין ו-Satixfy. הוא פעל ביחד עם צוותי מחקר מאוניברסיטת בר-אילן, אוניברסיטת בן-גוריון, הטכניון ואוניברסיטת תל אביב, והפיק 13 מאמרים אקדמיים ושני פטנטים הנמצאים כעת בתהליכי רישום. הוגה הרעיון ויו"ר מאגד GenPro, נתי בוחבוט, משמש גם כראש צוות FW Performance בחברת NVIDIA.

מערכת על-שבב ליישומים משובצים

בראיון ל-Techtime הוא סיפר שבמאגד פותחו שני מעבדים: "מעבד RISC-V לביצועים גבוהים באורך מילה של 64 ביט אשר יכול לעבוד באמצעות מערכת ההפעלה לינוקס, ומעבד 32 ביט חסכוני בהספק עבור מערכות משובצות, בשם Pulpenix". המעבד החסכוני מבוסס על מעבד הקוד הפתוח PULP אשר שימש לפיתוח הליבה הישראלית Hamsa. "ביצענו בו שיפורים שונים, כמו למשל האצת מהירות העבודה, הוספנו יכולת עיבוד מספר פקודות חישוב בו-זמנית במהלך אות שעון יחיד (Dual Issue), הוספנו מאיצים שונים והגדלנו את הליבה. בנוסף שיפרנו את צריכת ההספק שלו והוספנו חיישנים פנימיים אשר מבצעים מדידות של מתחים וטמפרטורות בתוך המעבד".

נתי בוחבוט, הוגה הרעיון ויו"ר מאגד GenPro. צילום: יוני רייף
נתי בוחבוט, הוגה הרעיון ויו"ר מאגד GenPro. צילום: יוני רייף

ליבת Hamsa נמצאת במרכזו של השבב Pulpenix שפותח על-ידי מאגד GenPro. השבב עובד במהירות שעון של 1GHz ועבר את כל תהליכי הבדיקות והאימות. גרסת ה-Tapeout שלו הגיעה מ-TSMC באוגוסט 2021 והרכיבים עברו בדיקות מקיפות במעבדת Enics של אוניברסיטת בר-אילן. "טווח היישומים של Pulpenix הוא רחב מאוד, וכולל יישומים מובהקים של מיקרו-בקרים, ניהול אבזרי IoT וכלה ביישומי המתבצעים כיום באמצעות DSP, כמו למשל עיבוד קול, עיבוד וידאו, עיבוד בקצות הרשת וכדומה.

"המעבד הזה עומד לרשות התעשייה הישראלית בסיוע רשות החדשנות. חברות ישראליות יכולות לקבל את ה-IP במתכונת של קוד RTL ולשלב אותו בתכנון שלהן או בתוך רכיב FPGA. כבר קיבלנו פניות מחברות ישראליות המתעניינות בקוד, וכעת אנחנו נמצאים בתהליכי העברת ידע". מרכיב התוכנה בפרוייקט בוצע בראשות עופר שנער, המשמש כמוביל קבוצת תוכנה במשרד ה-CTO של חברת ווסטרן דיגיטל. בשיחה עם Techtime הוא הסביר שהקבוצה שלו סיפקה את הקומפיילר למעבד הישראלי.

RISC-V בטלפונים סלולריים?

עופר שנער
עופר שנער

הקבוצה נעזרה בשרשרת כלים שניתרמה על-ידי ווסטרן דיגיטל. "פיתחנו סביבה המקפלת את שפת C לשפת המכונה של RISC-V, ומאפשרת להוריד אותו אל המיקרו-בקר. החיבור בין שפת C לשפת RISC-V לא היה בשל מספיק ולכן לא ניצלו את כל היכולות של הפקודות להגיע לקוד יעיל. תרמנו אופטימיזציות המשפרות את היעילות של הקוד וייצרנו גם שכבת הפשטה המאפשרת לשלב ולהחליף מערכות הפעלה במעבד, ומספקת סביבת דיבאגר עבורו. סביבת העבודה שפיתחנו נועדה לסייע לתעשייה להיכנס לתחום".

לדבריו, ווסטרן דיגיטל מתייחסת ל-RISC-V כאל מהלך תעשייתי אסטרטגי. “אנחנו שייכים לקבוצת הפלטפורמות העתידיות בחברה אשר מפתחת מעבדי ריסק-פייב לשימוש במוצרי החברה. אנחנו רואים גידול מעריכי בהיקף השימוש בארכיטקטורה הזאת, חברות כמו גוגל, קוואלקום, אינטל, עליבאבא, וואווי וסמסונג נכנסות אליו. אנחנו מאמינים שבתוך שנה שנתיים יהיו מעבדי RISC-V בטלפונים סלולריים. יש לנו תוכנית מסודרת בתחום הזה: אנו מפתחים מעבד 64 ביט מרובה ליבות ומייעדים אותו לעבודה גם עם לקוחות מהתעשייה, תחת מודלים שונים של רישיונות”.

מ-CEVA עד MIPS: מעבדי RISC-V נכנסים אל המרכז

פורסם בתאריך ע"י Techtime

חברת SiFive הכריזה על השלמת פיתוח המעבד החזק ביותר שלה המבוסס על ארכיטקטורת RISC-V הפתוחה, P550, אשר מסמן את כניסתה של הארכיטקטורה הפתוחה אל רמת השרתים ומערכות לינוקס ארגוניות בקנה מידה מלא. המעבד החדש הוא בעל רוחב מילה של 64 סיביות ויכיל ארבע ליבות עיבוד. הוא עובד במהירות שעון של 2.4GHz ומספק ביצועים ברמה גבוהה אשר קיבלה את הציון 8.65/GHz במבחן SPECInt 2006.

המעבד ייוצר על-ידי שותף רב עוצמה: חברת אינטל הודיעה שהיא תייצר אותו בתהליך של 7 ננומטר ותוציא אותו לשוק במסגרת פלטפורמת Horse Creek, אשר תכלול בנוסף למעבד גם את ממשקי ה-DDR וה-PCIe של אינטל. המעמד המתחזק של ארכיטקטורת המיחשוב הפתוחה RISC-V בא לידי ביטוי בהחלטתה המפתיעה של חברת MIPS לפתח את הדור הבא של מעבדיה בארכיטקטורת RISC-V ולא בארכיטקטורת MIPS שלה עצמה. זהו מהלך היסטורי, מכיוון שחברת MIPS מספקת קניין רוחני של מעבדים המבוססים על הקונספט של מעבדי RISC מהדור הראשון, ובמשך זמן רב נחשבה למתחרה קשה של חברת ARM.

MIPS יוצאת מצ'פטר 11 עם רעיון חדש

בשנת 2013 היא נרכשה על-ידי Imagination הבריטית תמורת 100 מיליון דולר, לאחר תחרות מחירים מול חברת CEVA מהרצליה. בסוף 2017 מכרה אותה אימג'יניישן לקרן ההשקעות Tallwood VC מקליפורניה תמורת 65 מיליון דולר בלבד והפעילה אותה כחברה בת של Wave Computing. אלא שהמיזם לא התרומם ובחודש אפריל 2020 היא קיבלה הגנת צ'פטר 11 בעקבות פשיטת רגל. במרץ 2021 הכריזה Wave על יציאה מצ'פטר 11 בעקבות השקעה של 61 מיליון שביצעה קרן טאלווד.

אלא שההודעה על חזרתה לפעילות מסחרית כללה פרט מעניין: MIPS החליטה שהדור הבא של המעבדים שאותו היא מפתחת כעת, יתבסס על ארכיטקטורת RISC-V. יש הגיון רב בהחלטה הזאת: כדי להתחרות ב-ARM זקוקה MIPS לא רק לארכיטקטורת עיבוד יעילה, אלא גם לתמיכה מלאה בתוכנות, ביישומים ובכלי פיתוח שרק סביבת משתמשים גדולה יכולה לספק. המעבר לסביבת RISC-V יאפשר לה ליהנות מהתוצרים של קהילה פתוחה גדולה מאוד שאותה יכולה לספק הארכיטקטורה החדשה הזאת.

לשם המחשה, הארגון התעשייתי RISC-V International המקדם את הארכיטקטורה הזאת, צמח בשנה האחרונה ליותר מ-1,000 חברים מכ-220 חברות, בהן חברות ענק כמו וואווי, ZTE, ווסטרן דיג'יטל, גוגל, יבמ, אינפיניאון, NXP, סמסונג, זיילינקס, וכמובן MIPS ואפילו CEVA הישראלית. זו האחרונה נושמת ככל הנראה לרווחה, וכיום היא שמחה שנכשלה בתחרות על רכישת MIPS.

כבר בשנת 2018 זיהתה סיוה את הפוטנציאל של ארכיטקטורת RISC-V, כאשר הכריזה שחברת RivieraWaves הצרפתית שאותה היא רכשה ב-2014, התאימה את הקניין הרוחני של שבבי Wi-Fi ו-Bluetooth גם לארכיטקטורת RISC-V. בינואר 2021 היא דיווחה על שיתוף פעולה עם חברת SiFive (שהוקמה על-ידי מפתחי RISC-V מאוניברסיטת ברקלי, קליפורניה) שבמסגרתו ישולב הקניין הרוחני של המעבדים הקוליים CEVA-BX, מעבדי התמונה CEVA-XM, ומאיצי הבינה המלאכותית של סיוה בחבילת Edge AI SoC DesignShare של SiFive, לפיתוח רכיבים לאבזרי קצה מבוססי RISC-V.

סוג השוק שחברות טכנולוגיה אוהבות

בחודש מאי 2021 רכשה סיוה את Intrinsix Corp האמריקאית תמורת 33 מיליון דולר במזומן. אינטרינסיקס מספקת שירותי תכנון רכיבי ASIC מורכבים בטכנולוגיות RF, mixed signal, דיגיטל, מעבדי אבטחת מידע ומעבדים המבוססים על ארכיטקטורת RISC-V. בין השאר היא משתתפת בפרוייקט DARPA CHIPS המתמקד במתודולוגיות תכנון שבבים מאובטחים, ומספקת לו שבבים מבוססי RISC-V ליישומי IoT ותקשורת צבאיים.

בעקבות שתי ההתפתחויות האחרונות, הפך שוק ה-RISC-V לשוק יעד משמעותי של סיוה. זהו שוק מהסוג שחברות הייטק אוהבות: הוא מבוסס על טכנולוגיה חדשה אשר מקבלת את ברכת הדרך של הענקיות בתחום – אולם עושה בינתיים רק את צעדיה הראשונים. כלומר, שוק צומח. בשבוע שעבר סיוה נתנה לכך הכשר רשמי, כאשר בהודעה לעיתונות שהיא הוציאה בעניין כניסה לתחום ה-UWB, היא הוסיפה שורה חדשה לפיסקה המסורתית המתארת את פעילותה: "מוצרי החברה כוללים שילוב של מעבדי RISC-V".

הדילמה של מובילאיי

להתפתחויות האלה יש נקודה ישראלית נוספת: חברת MIPS מספקת קניין רוחני (IP) של מעבדי מחשבים. הלקוחה המפורסמת ביותר שלה היא מובילאיי, שמעבדי הראייה EyeQ שלה מבוססים על ארכיטקטורת MIPS. כעת עולה שאלה מעניינת, האם גם מובילאיי תעבור בעתיד לארכיטקטורת RISC-V, או שהיא תחליט לאמץ את ארכיטקטורת x86 של החברה האם שלה – אינטל.

אינטל הציעה לרכוש את SiFive תמורת 2 מיליארד דולר

פורסם בתאריך ע"י Techtime

בתמונה למעלה: כרטיס פיתוח HiFive למערכות מבוססות RISC-V של SiFive

חברת אינטל (Intel) הגישה הצעה לרכוש את חברת SiFive האמריקאית תמורת כ-2 מיליארד דולר, כך דיווחה בשבוע שעבר סוכנות בלומברג. חברת SiFive הוקמה לפני כ-10 שנים על-ידי צוות החוקרים מאוניברסיטת ברקלי קליפורניה, אשר פיתחו את ארכיטקטורת הקוד הפתוח RISC-V, ונחשבת לאחת מהחברות המובילות כיום באספקת IP ובייצור מעבדים מבוססי RISC-V. לפי הידיעה בבלומברג, סייפייב לא השיבה להצעה, ופנתה למספר יועצים חיצוניים כדי שייסיעו לה לגבש את עמדתה. בידיעה גם נמסר שהחברה קיבלה הצעות מרוכשים פוטנציאליים נוספים.

ארכיטקטורת RISC-V פותחה לפני כ-11 שנים באוניברסיטת ברקלי במתכונת של ממשק ISA פתוח שיכול להריץ מחשבים חזקים בעלי אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית. מאחורי הפיתוח עומדות שתי מטרות מרכזיות. הראשונה: לספק אלטרנטיבה לארכיטקטורות ARM ו-MIPS הסגורות, אשר נשלטות כל אחת על-ידי ספקית יחידה, והשנייה: לבנות קהילה גדולה של ספקים ושל קוד פתוח, המעניקים גמישות גדולה יותר לחברות המשתמשות בליבת העיבוד הפתוחה.

התעשייה אוהבת את RISC-V

המחיר שאינטל כנראה הציעה מלמד על זינוק עצום בשווי השוק של החברה. בחודש אוגוסט 2020 היא גייסה 61 מיליון דולר ממשקיעים אסטרטגיים, בהם אינטל, קואלקום, ווסטרן דיג'יטל ו-SK Hynix, לפי שווי חברה של כ-200 מיליון דולר. בחודש ספטמבר 2020 היא גייסה לשורותיה את סגן נשיא ומנהל תחום הרכב בחברת קואלקום, פטריק ליטל, ומינתה אותו ליו"ר ומנכ"ל, במטרה שיוביל אותה במאבק מול חברת ARM, המספקת קניין רוחני למעבדים המבוסס על ארכיטקטורה קניינית סגורה.

בשנים האחרונות זכתה הארכיטקטורה החדשה להצלחות רבות כאלטרנטיבה ל-ARM. באפריל 2021 היא הכריזה על שיתוף פעולה אסטרטגי עם Renesas בפיתוח סדרה של שבבים מבוססי RISC-V עבור תעשיית הרכב. בספטמבר 2020 היא הכריזה על רכיב ה-SoC מדגם U740, אשר יכול לשמש כמעבד הליבה של מחשבי PC מבוססי לינוקס ולפני חודש היא חשפה לוח-אם מלא מבוסס RISC-V שיכול להחליף לוחות אם למחשבים המבוססים על ארכיטקטורת X86 של אינטל. בתחילת 2020 הודיעו גם קואלקום וגם סמסונג שהן מאמצעות את הארכיטקטורה בחלק מהמוצרים שלהן.

מנכ"ל אינטל, פט גלסינגר, אסטרטגיית IDM 2.0 מבוססת על ייצור בשלושה מודלים עסקיים שונים
מנכ"ל אינטל, פט גלסינגר, אסטרטגיית IDM 2.0 מבוססת על ייצור בשלושה מודלים עסקיים שונים

בחודש אפריל 2021 הודיעו SiFive וחברת שירותי הייצור של סמסונג, Samsung Foundry, על הרחבת שיתוף הפעולה ביניהן בהבאה לשוק של מעבדי הבינה המלאכותית SiFive RISC-V AI SoC. ההסכם הזה שופך אור על צומת האינטרסים שבגללם מעוניינת אינטל בחברת SiFive, במיוחד לאור העובדה שחברת אנבידיה נמצאת בתהליך מיזוג עם חברת ARM בעיסקת ענק בהיקף של כ-40 מיליארד דולר. אינטל זקוקה לארכיטקטורת RISC-V משתי סיבות עיקריות: שמירה על מעמדה בתחום המחשבים החזקים ותשתיות מרכזי הנתונים שאנבידיה מעוניינת להיכנס אליהם בעזרת חברת ARM, ובניית פורטפוליו של לקוחות עבור שירותי הייצור החדשים שהיא מקימה כעת (Intel Foundry).

הספקטרום של RISC-V: ממחשבים חזקים ועד מיקרו-בקרים

במאבק מול ARM-אנבידיה, הארכיטקטורה החדשה מספקת תשתית עיבוד חסכונית באנרגיה המתאימה לכל רמות העיבוד: החל במיקרו-בקרים חסכוניים בהספק ובמשאבים, וכלה במערכות עתירות עיבוד (HPC). הדבר יסייע לאינטל לספק מענה לשילוב המאיים של מעבדי RISC מבוססי ARM המגיעים ביחד עם מעבדי GPU של אנבידיה, אשר מתחיל להיכנס למרכזי העיבוד הגדולים. מנגד, הטכנולוגיה מכניסה את אינטל לתחום המיקרו-בקרים שבו היא לא נוכחת כיום. חשיבותו נמצאת כיום בעלייה תלולה, לאור הצמיחה בשוק ה-IoT, אשר מבוסס על ליבות עיבוד חסכוניות מאוד באנרגיה.

מנגד, אינטל מקימה זרוע עסקית חדשה לחלוטין אשר מבוססת על אספקת שירותי ייצור ללקוחות. אסטרטגיית IDM 2.0 שעליה הכריז המנכ"ל פט גלסינגר מבוססת על שלוש רגליים: ייצור שבבי הליבה של אינטל במפעלים של אינטל, שימוש בקבלני ייצור חיצוניים להשלמת קיבולת הייצור הדרושה, ומתן שירותי ייצור לחברות פאבלס. הוספת RISC-V לפורטפוליו הטכנולוגיות הייחודיות של Intel Foundry, לצד מארזים מיוחדים ורכיבים מיתכנתים, הופכים את שירות הייצור החדש לאטרקטיבי מאוד, במיוחד בעידן הנוכחי שבו החברות נוטות להסתמך על רכיבי ASIC עצמיים וייעודיים, ופחות על רכיבים גנריים מוכנים מהמדף.

שתי החברות כבר החלו בשיתוף פעולה בכיוון הזה: במרץ 2021 הודיעה SiFive על הסכם המאפשר לאינטל לספק שירותי ייצור הכוללים את הקניין הרוחני שלה ואת ומעבדי RISC-V. אלא שעדיין קיימים סימני שאלה רבים מאחורי הידיעה על הגישוש של אינטל. העיקרי שבהם הוא שיש מתעניינים נוספים ברכישת SiFive. השאלה הראשונה היא מי הם המתחרים של אינטל בניסיון ההשתלטות על החברה. השאלה השנייה היא האם SiFive תסכים להימכר, והשלישית – האם אנחנו עומדים בפיתחה של תחרות מחירים – כמו זו שהתנהלה בין אינטל ואנבידיה כאשר שתיהן התחרו על רכישת מלאנוקס הישראלית.

סיוה הישראלית מספקת בינה מלאכותית ל-SiFive

חברת SiFive מכירה את השוק הישראלי, מעבר לעניין של התעשייה והאקדמיה בארץ בארכיטקטורת המיחשוב הפתוחה. בינואר 2020 היא חתמה על הסכם עם חברת סיוה מהרצליה (CEVA) שנועד להרחיב את פעילותה בתחום התכנון ואספקת שבבי בינה מלאכותית. במסגרת ההסכם, שתי החברות מבצעות פיתוח משותף של טכנולוגיות בינה מלאכותית עבור עיבוד תמונה, ראייה ממוחשבת, זיהוי דיבור והיתוך חיישנים. סיוה תספק את הקניין הרוחני של המעבדים הקוליים CEVA-BX, מעבדי התמונה CEVA-XM, ומאיצי הבינה המלאכותית שלה. המוצרים האלה גם ישולבו בחבילת Edge AI SoC DesignShare, שנועדה לסייע ללקוחות לפתח רכיבים לאבזרי קצה המבוססים על ארכיטקטורת RISC-V.

המרכז האקדמי רופין קיים האקתון RISC-V

פורסם בתאריך ע"י Techtime

המרכז האקדמי רופין קיים בשבוע שעבר את ההאקתון הראשון בישראל שהתמקד במעבד הקוד הפתוח RISC-V. הארוע נערך בהשתתפות כ-60 סטודנטים מהפקולטה להנדסה. הם התחלקו ל-30 קבוצות והתמודדו עם משימת פיתוח מאיץ חישוב מהיר לאלגוריתם בינה מלאכותית. הארוע התקיים בחסות Western Digital, Veriest, אינוויז ו-IEEE Computer Society.

במקום הראשון זכו אנה בס ואלכס אברמוב שפיתחו מכפל מטריצות מקבילי שהופעל על-ידי מעבד RISC-V. במקום השני זכו הילה מסטורוב וניר ברק, שפיתחו יחידת האצה חומרתית המשלבת עבודה משותפת עם מעבד RISC-V. הפתרון כולל חומרה ותוכנה. במקום השלישי זכה יקיר חסיר, שפיתח מאיץ חמרה מקבילי המבוסס על זרימת נתונים (data flow) שהופעל על-ידי מעבד RISC-V.

ראש המעבדה לבינה מלאכותית ועיבוד מקבילי במרכז האקדמי רופין, ויוזם ההאקתון, פרופ' פרדי גבאי, אמר שעולם המחשוב נדרש לשינוי מעמיק המבוסס על שימוש במאיצים ובמעבדי קוד פתוח דוגמת RISC-V. מנכ"ל חברת תכנון הרכיבים Veriest, משה זלצברג, אמר שהחברה שיש צורך לאומי בעידוד צעירים מבריקים להיכנס לתחום הזה, "|הנמצא כעת בתקופת פריחה אדירה".

מתחרה מפתיעה ל-ARM ול-MIPS

ארכיטקטורת RISC-V פותחה לפני כ-11 שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להריץ מחשבים חזקים בעלי אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית. מאחורי הפיתוח עומדות שתי מטרות מרכזיות. הראשונה: לספק אלטרנטיבה לארכיטקטורות ARM ו-MIPS הסגורות, אשר נשלטות כל אחת על-ידי ספקית יחידה.

השנייה: לבנות קהילה גדולה של ספקים ושל קוד פתוח, המעניקים גמישות גדולה יותר לחברות המשתמשות בליבת העיבוד הפתוחה. שוק ה-RISC-V מייצר תחרות מפתיעה ל-ARM ול-MIPS וכולל כיום ספקים של תכנוני ליבות חינם בקוד פתוח וספקים של תכנוני ליבות בתשלום. היתרון המרכזי שלו הוא שחברות הבוחרות בארכיטקטורה הזאת אינן קשורות לספק יחיד, ועובדות על ארכיטקטורה שהיא פתוחה בפניהן, שבה הן מכירות את מבנה המעבד ויכולות לבצע בו שינויים.

סיוה תפתח שבבי בינה מלאכותית עבור RISC-V

פורסם בתאריך ע"י Techtime

חברת סיוה מהרצליה (CEVA) מרחיבה את פעילותה בתחום המתפתח של שבבים המבוססים על ארכיטקטורת הקוד הפתוח RISC-V, עבור מעבדים מרכזיים (CPU). החברה חתמה על הסכם שיתוף פעולה עם חברת SiFive האמריקאית, הנחשבת לאחת מהחברות המובילות בייצור מעבדים מבוססי RISC-V. במסגרת ההסכם, שתי החברות יבצעו פיתוח משותף של שבבי בינה מלאכותית עבור עיבוד תמונה, ראייה ממוחשבת, זיהוי דיבור והיתוך חיישנים.

השבבים יתבססו על שילוב של רשת הנוירונים ללימוד עומק (CDNN) של סיוה, ביחד עם מעבדי RISC-V של סי-פייב. הם מיועדים ליישומי בית חכם, רכב, רובוטיקה, אבטחה ומעקב, מציאות רבודה, יישומים תעשייתיים ו-IoT. נשיא ומנכ"ל SiFive, נאוויד שרוואני, אמר ששיתוף הפעולה עם סיוה אמור לתת מענה לצורך בפתרונות בינה מלאכותית בעלי צריכת הספק נמוכה ורמת ביצועים גבוהה. חברת SiFive מחזיקה ב-16 מרכזי פיתוח בעולם ונחשבת לספקית מובילה של מעבדי RISC-V. בין המשקיעים בחברה: Sutter Hill Ventures, קואלקום ונצ'רס, ואינטל קפיטל.

המתחרה המפתיעה של ARM ו-MIPS

ארכיטקטורת RISC-V פותחה לפני כ-10 שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להריץ מחשבים חזקים בעלי אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית. מאחורי הפיתוח עומדות שתי מטרות מרכזיות. הראשונה: לספק אלטרנטיבה לארכיטקטורות ARM ו-MIPS הסגורות, אשר נשלטות כל אחת על-ידי ספקית יחידה.

השנייה: לבנות קהילה גדולה של ספקים ושל קוד פתוח, המעניקים גמישות גדולה יותר לחברות המשתמשות בליבת העיבוד הפתוחה. שוק הריסק-פייב מייצר תחרות מפתיעה ל-ARM ול-MIPS וכולל כיום ספקים של תכנוני ליבות חינם בקוד פתוח וספקים של תכנוני ליבות בתשלום. היתרון המרכזי שלו הוא שחברות הבוחרות בארכיטקטורה הזאת אינן קשורות לספק יחיד, ועובדות על ארכיטקטורה שהיא פתוחה בפניהן, שבה הן מכירות את מבנה המעבד ויכולות לבצע בו שינויים.

ארכיטקטורת RISC-V הופכת למשאב חשוב של סיוה

סיוה מתעניינת בארכיטקטורה הזאת זמן רב. היא חברה בארגון RISC-V Foundation, ובחודש פברואר 2018 היא הכריזה על התאמת מודולי הקניין הרוחני שלה עבור Bluetooth ו-Wi-Fi גם לתמיכה במעבדי RISC-V. מודולים אלה פותחו על-ידי חברת RivieraWaves הצרפתית שנירכשה על-ידי סיוה בשנת 2014 תמורת כ-19 מיליון דולר. בחודש יולי 2019 היא רכשה את חברת הילקרסט לאבס (Hillcrest Labs), מידי חברת InterDigital האמריקאית. הילקרסט לאבס מספקת תוכנה ורכיבי עיבוד להיתוך מידע מחיישנים. המודולים יכולים לרוץ על מעבדי ה-DSP של סיוה ועל מעבדים הבנויים בארכיטקטורות המיחשוב ARM ו-RISC-V.

בחודש יולי 2019 סיוה הכריזה על פתרון מלא עבור יצרנים המפתחים מערכות שיתחברו אל שירות ה-IoT של עליבאבא (Alibaba Cloud). הפתרון מבוסס על מודול Wi-Fi של סיוה הפועל על-גבי מערכת ההפעלה AliOS Things, שהיא מערכת הפעלה קלת משקל שפותחה על-ידי עליבאבא עבור שירות ה-IoT שלה. הפתרון מיועד להטמעה במעבדי RISC-V. להערכת עליבאבא, עד לשנת 2023 יתחברו כ-10 מיליארד אבזרים אל הענן שלה, Alibaba Cloud.

וריאסט בונה אסטרטגיית RISC-V לתכנון שבבים

פורסם בתאריך ע"י Techtime

חברת וריאסט (Veriest Solutions) מפתח-תקווה הגדירה את הקטגוריה המתפתחת של מעבדי הקוד הפתוח RISC-V כתחום צמיחה אסטרטגי, ומרחיבה את פעילותה בתחום הזה. החברה החלה לפעול בסביבת RISC-V לפני כשנה וחצי, והשבוע הכריזה על שיתוף פעולה עם חברת MINRES Technologies שמרכזה במינכן, אשר מתמחה בפיתוח תוכנה למידול פעילות ליבת העיבוד (Virtual Prototyping), המאפשרת לבדוק כיצד המעבד יפעל לפני שמעבירים אותו לייצור.

מטרת שיתוף הפעולה היא לפתח ביחד ולהציע ללקוחות פתרונות תכנון עבור מערכות משובצות מבוססות RISC-V, אשר עומדות בתקני בטיחות ואמינות (Safety). שתי החברות יפתחו יחד סביבות תכנון ASIC המותאמת לארכיטקטורת RISC-V אשר מספקת רמת אמינות גבוהה כמו למשל עמידה בדרישות תקן ISO26262, אשר מגדיר את רמת האמינות של ציוד חשמלי בתעשיית הרכב.

לדברי מנכ"ל חברת וריאסט, משה זלצברג (בתמונה למעלה), החברה זיהתה את התחום המתפתח הזה כמנוע צמיחה חדש. "השוק של ריסק-פייב זקוק לשירותים מהסוג שווריאסט מספקת. זוהי הזדמנות מעניינת עבורנו מכיוון שהלקוחות זקוקים למישהו שיודע לממש את הווריאנטים השונים, ולבצע וריפיקציה של התכנון".

מרד תעשיייתי ב-ARM וב-MIPS

ארכיטקטורת RISC-V פותחה לפני כתשע שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להריץ מחשבים חזקים בעלי אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית. מאחורי הפיתוח עומדות שתי מטרות מרכזיות. הראשונה: לספק אלטרנטיבה לארכיטקטורות ARM ו-MIPS הסגורות, אשר נשלטות כל אחת על-ידי ספקית יחידה.

השנייה: לבנות קהילה גדולה של ספקים ושל קוד פתוח, המעניקה גמישות גדולה יותר לחברות המשתמשות בליבת העיבוד הפתוחה. שוק הריסק-פייב מייצר תחרות מפתיעה ל-ARM ול-MIPS וכולל כיום ספקים של תכנוני ליבות חינם בקוד פתוח וספקים של תכנוני ליבות בתשלום. היתרון המרכזי שלו הוא שחברות הבוחרות בארכיטקטורה הזאת אינן קשורות לספק יחיד, ועובדות על ארכיטקטורה הפתוחה בפניהן, שבה הן מכירות את מבנה המעבד ויכולות לבצע בו שינויים.

ריבוי ספקים ותמיכה של קהילת קוד פתוח

זלצברג: "אנחנו רואים שריסק-פייב מעורר עניין רב מאוד בתעשייה. מלבד המחיר הנמוך יותר, לקוחות שדיברנו איתם אוהבים את חופש הפעולה שהארכיטקטורה מספקת להם. היכולת להתאים את הליבה לצרכים המיוחדים שלהם, להגדיר בעצמם את רמת האמינות, האבטחה או את דרישות ההספק מהמעבד. היכולת הזאת מאפשרת להם לבצע אופטימיזציה מדוייקת יותר, ולשפר את הבידול של המוצרים שלהן. עצם העובדה שמדובר בשוק שיש בו הרבה מאוד ספקים וקהילת קוד פתוח, יכולה לשפר מאוד את תהליכי הפיתוח של מוצרים משובצים".

חברת Veriest מספקת שירותי תכנון שבבי ASIC, ביצוע תכנוני FPGA, וריפיקציה של תכנוני שבבים ופיתוח תוכנות למערכות משובצות. החברה הוקמה בשנת 2007 והצטרפה לקבוצת אמן ב-2014. כיום היא מעסיקה כ-100 עובדים במרכזי פיתוח בישראל, בסרביה ובהונגריה. "יישומי ריסק-פייב עדיין לא עומדים בהרבה דרישות אמינות ובטיחות מחמירות, וכאן יורגש היתרון של שיתוף הפעולה שלנו עם חברת מינרז".

למידע נוסף בנושא: RISC-V

הקץ לסיליקון? חוקרים ב-MIT בנו מעבד CPU מננו-צינוריות פחמן

פורסם בתאריך ע"י Techtime

חוקרים מהמכון הטכנולוגי של מסצ'וסטס (MIT) הצליחו לבנות מעבד CPU המבוסס על טרנזיסטורים שיוצרו באמצעות ננו צינוריות פחמן (Carbon Nanotubes). המעבד קיבל את הכינוי RV16XNano. הפרוייקט פורסם בעיתון המדעי Nature, ועשוי לציין את השלב הבא בייצור שבבי מחשבים, לאחר שתהליך המזעור של טרנזיסטורים נבלם כמעט לחלוטין בגבולות ה-5 וה-3 ננומטר.

ננו-צינוריות פחמן הן מבנה הבנוי מאטומי פחמן בתצורת גרפן (סריג בעל שכבה אחת של אטומים) המקופל לצינור חלול בקוטר של 1-2 ננומטר ובאורך משתנה של עד מילימטרים בודדים. צינוריות הפחמן מאופיינות בתכונות רבות החשובות למעגלים אלקטרוניים פוטנציאליים: הן נצמדות בחוזקה אל פני השטח (בזכות מטענים אלקטרו-סטטיים), נהנות מחוזק עצום ומגמישות, הן מגיבות ברגישות לטמפרטורה ולמטענים חשמליים, ובעלי יכולת פריקה וטעינה של מטענים חשמליים גדולים יחסית.

הפרוייקט בוצע לאחר מספר שנות מחקר שבמהלכן פותח טרנזיסטור FET המבוסס על ננו צינוריות (CNFET). הטרנזיסטורים האלה מהירים בהרבה מטרנזיסטורי סיליקון, והיעילות האנרגטית שלהם גדולה פי 10. אולם בתהליך ייצר המוני קשה מאוד לייצר אותם ללא תקלות. המעבד יוצר לאחר שהחוקרים פיתחו שיטת ייצור המאפשרת לקבל שיעור נמוך מאוד של טרנזיסטורים תקולים.

צינוריות פחמן מתגברות על מגבלות הסיליקון

באמצעות התהליך הם בנו מעבד 16 סיביות מבוסס RISC-V הכולל כ-14,000 טרנזיסטורי CNFET. המעבד הצליח לבצע סדרה של פעולות חישוב סטנדרטיות, כאשר הפלט הראשון שלו היה: “Hello, World! I am RV16XNano, made from CNTs.” השבב החדש הוא פרוייקט המשך למעגל שנבנה לפני 6 שנים, אשר כלל 178 טרנזיסטורי CNFET. "זהו השבב המתקדם ביותר שיוצר באמצעות ננו טכנולוגיות", אמר פרופ' מקס שלוקר, מהמעבדה למיקרו-מערכות ב-MIT. "לסיליקון יש מגבלות, וחומרים המבוססים על ננו צינוריות פחמן יכולים להתגבר על המגבלות האלה".

צילום מוגדל של המעבד RV16XNano. סביב המעבד, הנראה במרכז התמונה, יוצרו גם מעגלי בדיקה לצורך מדידת תקינות הטרנזיסטורים והמעגל. בסוף תהליך הבדיקה, המעבד מופרד ממעגלי הבדיקה
צילום מוגדל של המעבד RV16XNano. סביב המעבד, הנראה במרכז התמונה, יוצרו גם מעגלי בדיקה לצורך מדידת תקינות הטרנזיסטורים והמעגל. בסוף תהליך הבדיקה, המעבד מופרד ממעגלי הבדיקה

כדי להתגבר על קשיי הייצור, החוקרים פיתחו שיטת ייצור בשם DREAM אשר הגיעה לרמת אמינות של 1:10,000. כלומר, טרנזיסטור אחד תקול לכל 9,999 טרנזיסטורים תקינים. במקביל, הם הריצו תוכנת סיולציה אשר זיהתה את המבנים של שערים לוגיים שבהם הטרנזיסטורים פועלים ביעילות ולא גורמים להפרעות הדדיות. במקביל, הם הצליחו לייצר טרנסיטורים מסוג P אשר מתמגים כאשר היחידה הלוגית היא "1", וטרנזיסטורים מסוג N, המתמתגים כאשר המידע הוא "0".

אולם כדי להוכיח את יעילותו, היה צורך לייצר אותו בתהליך תעשייתי. באמצעות מימון של הסוכנות למחקרי ביטחון מתקדמים (DARPA) וחברת Analog Devices, השבב יוצר בקו ייצור סטנדרטי של מוליכים למחצה, על גבי פרוסת סיליקון בקוטר של 150 מ"מ שעליה יוצרו 32 מעבדים. להערכת שלוקר, הפרוייקט הוכיח שמעבדים מבוססי CNFET הגיעו לרמת בשלות תעשייתית. "השאלה לא האם הם יגיעו לשוק, אלא מתי. להערכתנו זה ייקח פחות מחמש שנים".

פרוסת הסיליקון עם 32 מעבדי RV16XNano
פרוסת הסיליקון עם 32 מעבדי RV16XNano

טקס ההתבגרות של מעבד הקוד הפתוח RISC-V

פורסם בתאריך ע"י Techtime

השבוע מתקיים ארוע יוצא דופן בשוק השבבים: שלשום נפתחה בסנטה קלרה, קליפורניה, הוועידה השנתית הראשונה של ארגון RISC-V, אשר מקדם את המעבד החופשי שופתח באוניברסיטת ברקלי. רשימת החברות המשתתפות בכנס מגלה שמדובר כבר במהלך תעשייתי רחב היקף, ולא ביוזמה אקדמית משותפת: ווסטרן דיג'יטל, מיקרוסמי (הנמצאת בבעלות Microchip), קואלקום, NXP, לאטיס, RAMBUS, קוויק-לוג'יק, Andes הסינית ואפילו איגוד Linux Foundation.

האחרון הוא גוף חשוב מאוד אשר מייצג את המגמה: שבוע לפני הכנס דיווח איגוד הלינוקס על הסכם לשיתוף פעולה בין שני הארגונים, שמטרתו להעמיד לרשות משתמשי RISC-V את כל המשאבים של לינוקס ושל קהילת הקוד הפתוח שהיא מנהלת. בהתחשב בדמיון הרב בין תפישות העולם של שני הארגונים, ובדרך שבה הפכה לינוקס לתפועה מרכזית בתעשייה – שיתוף הפעולה מרמז על כניסה רחבת היקף של המעבד החופשי אל תעשיית השבבים.

קואליציית שבבי הקוד הפתוח

ארכיטקטורת RISC-V פותחה לפני כשמונה שנים באוניברסיטת ברקלי במתכונת של ממשק ISA שיכול להריץ מחשבים חזקים מאוד בביל אורך מילה של עד 128 סיביות. בשנת 2016 התעשייה החלה לאמץ את הרעיון והוקם ארגון התמיכה התעשייתי RISC-V Foundation, שנועד לקדם את השימוש בארכיטקטורת המחשוב החופשית.

כיום הארגון נתמך על-ידי כמה מהחברות החזקות בתעשייה, בהן: גוגל, HP, יבמ, אורקל, מיקרוסמי, לאטיס, אנבידיה, קואלקום, ווסטרן דיג'יטל, מארוול, מיקרון, NXP, סמסונג, וואווי, TSMC ועוד. גם התעשייה הישראלית מקדמת את מעבדי הקוד הפתוח. חברת מלאנוקס חברה בארגון במעמד של מייסד (founder), וחברת סיוה מהרצליה, שבעבר נכשלה ברכישת ארכיטקטורת MIPS, הצטרפה אליו במעמד של שותפה בכירה.

חברת מיקרוסמי חשפה בוועידה את ארכיטקטורת ה-SoC החדשה PolarFire, המיועדת לאשכולות מעבדים המנוהלים באמצעות לינוקס. הארכיטקטורה פותחה בשיתוף פעולה עם חברת SiFive, הנחשבת לחברה המובילה בפיתוח מסחרי של מעבדים מבוססי RISC-V, אשר הטמיעה בה את מעבד U54-MC מרובה הליבות שלה. היא כוללת מערך FPGA משובץ, זיכרון איתחול 128Kb flash ומערך איתחול מאובטח העומד בתקן צבאי. "זוהי פלטפורמה מיתכנתת שניתן להתאים אותה לכל צורך, היא מבוססת לינוקס ומיועדת למשימות זמן אמת", אמר מנכ"ל SiFive , נאביד שארוואמי.

השילוב של מערך FPGA משתלב במהלך תעשייתי נוסף: בחודש אוקטובר השנה הודיע ארגון RISC-V שהוא יפתח יישום חופשי לשימוש בכמעבד משובץ בתוך רכיבי FPGA. הדבר מאיים ישירות על חברת ARM אשר מוכרת תכנוני מעבדים (IP) שרבים מהם משובצים ברכיבי FPGA, ובתגובה היא הכריזה על שיתוף פעולה עם חברת Xilinx, שבמסגרתו היא תספק בחינם גרסאות מותאמות ל-FPGA של מעבדי Cortex-M, ללקוחות אשר ישבצו אותם בתוך הרכיבים של Xilinx.

היעד של ווסטרן דיג'יטל: מיליארד מעבדי RISC-V בשנה

הרעיון מתחיל להיכנס לשוק. חברת אנבידיה כבר התחילה להשתמש במעבדי RISC-V במספר מיקרו-בקרים, וחברת ווסטרן דיג'יטל (WD) הודיעה בתחילת השנה שבשנת 2019 או 2020 היא תוציא לשוק פתרונות איחסון המנוהלים באמצעות מעבדי RISC-V. אחת מהרצאות הפתיחה בפתיחת הפסגה שלשום היתה של הטכנולוג הראשי של WD, מרטין פינק, אשר דיווח על שלושה חידושי קוד פתוח של החברה, אשר נועדו לתמוך בצוות הפיתוח שלה של מעבדי RISC-V ואשר יועמדו גם לרשות קהילת הקוד הפתוח: החברה מתכננת להוציא לשוק קוד פתוח של מעבד RISC-V חדש, תקן OmniXtend לזיכרונות מטמון ברשתות איתרנט וערכת הפקודות הפתוחה SweRV Instruction Set Simulator, אשר יכולה לבצע סימולציות של RISC-V בתנאים שונים.

המאמצים האלה נעשים במסגרת יוזמה רחבה נועדה לשלב את המעבדים החדשים בתוך בקרי דיסקים. להערכת WD, היא תמכור דיסקים הכוללים מיליארדי מעבדי RISC-V בשנה. במסגרת זאת היא חשפה את מעבד RISC-V SweRV Core, הפועל באורך מילה של 32 סיביות ומאפשר ביצוע של מספר פקודות במקביל: הן נטענות ביחד למעבד ומובצעות מיידית. החברה דיווחה שהוא מגיע למהירות עבודה של 1.8Ghz כאשר הוא מיושם בטכנולוגיית CMOS בגיאומטריה של 28 ננומטר. ווסטרן דיג'יטל מתכננת להשתמש במעבדי SweRV במגוון תכנונים משובצים, בהם בקרי זכרונות פלאש ובקרים לכונני SSD. כל השפע הזה לא יישאר בידיה, ולדברי פינק, ווסטרן דיג'טל תעמיד אותו לרשותה של קהילת הקוד הפתוח.