תכנון אלקטרוני

קיידנס הכריזה על מערכת Celsius Studio לאנליזה תרמית

פורסם בתאריך ע"י Techtime

חברת קיידנס (Cadence Design Systems) הודיעה על השקת מערכת Cadence Celsius Studio, אשר מתבססת על בינה מלאכותית לביצוע תכנון תרמי ואנליזה תרמית של מערכות אלקטרוניות מרמת השבב ועד למעגלים מודפסים ומכלולי אלקטרוניקה שלמים. מדובר בפלטפורמה אינטגרטיבית ולא במקבץ של כלים נפרדים, המאפשרת למהנדסים לבצע במקביל את התכנון, העיצוב, הניתוח והאופטימיזציה של ביצועי המוצר. 

Celsius Studio מביאה לשוק פתרון לביצוע אנליזות תרמיות ברמת מערכת, כשהוא מופיע במוצר משולב אחד הכולל סימולציה והדמיה אלקטרו–תרמית, קירור מערכות אלקטרוניות ועומס תרמי. הוא כולל טכנולוגיית קירור אלקטרונית שהתאפשרה הודות לרכישה של Future Facilities בידי Cadence בשנת 2022, נגישה כעת למהנדסי חשמל ולמהנדסי מכונות. להערכת החברה, היכולת לבצע אנליזות in-design של חום, עומס וקירור מערכות אלקטרוניות, מעודדת את המיזוג בין ECA ו-MCAD ומאפשרת הדמיה מולטי-פיזיקלית של מערכות אלקטרומכניות.

הארכיטקטורה של Celsius Studio מיועדת לאנליזה עם מיקבול מאסיבי. המערכת משולבת בצורה חלקה בפלטפורמות תכנון מעגלים משולבים, מעגלי RF, תכנון אריזה, ומעגלים מודפסים של Cadence, והיא מאפשרת אנליזה תרמית in-design וביצוע אישור סופי (Signoff). קיידנס עובדת בשיתוף פעולה הדוק עם Arm, אינטל ואנבידיה. בשבוע שעבר היא חשפה שיתוף פעולה עם Dassault Systèmes הצרפתית, שבמסגרתו מצורפות תוכנות התכנון למעגלים מודפסים OrCAD ו-Allegro של קיידנס, לפלטפורמת ענן התכנון והסימולציה 3DEXPERIENCE של דאסו סיסטמס. הפתרון יהיה זמין החל מהרבעון השני של 2024.

חברת קיידנס מסן פרנסיסקו מספקת תוכנות לתכנון שבבים ותכנון אלקטרוני. החברה מעסיקה כ-10,000 עובדים בעולם, בהם כ-300 עובדים באתרי פיתוח ומכירות של החברה בחיפה, בתפן ובפתח תקווה. בשנת 2023 הסתכמו מכירותיה בכ-4.1 מיליארד דולר, בהשוואה למכירות של כ-3.6 מיליארד דולר בשנת 2022. החברה צופה שמכירותיה ב-2024 ימשיכו לצמוח להיקף של כ-4.6 מיליארד דולר. להערכתה, במהלך 2023 היא הכפילה פי 10 את מספר הלקוחות המשתמשים במוצרים מבוססי בינה מלאכותית, במסגרת חבילת פתרונות Cadence.AI.

מהפיכת התכנון האלקטרוני של 2024

פורסם בתאריך ע"י Techtime

מאת: ניל פאשה, מנהל חטיבת Design and Simulation בחברת Keysight Technologies

בשנת 2024 אנחנו צופים את התחזקותה של מהפיכה טכנולוגית ומתודולוגית אשר תייצר דור חדש של תוכנות וכלי תכנון אלקטרוני (EDA) המשמשים בתעשיית האלקטרוניקה. לצד מאמץ גובר להשתמש בטכניקות אוטומציה ואימוץ כלי תוכנה כמו Python API למשל, התעשייה תאמץ גישות של שילוב מערכות, התבססות על טכניקות שהוכחו כטובות ביותר (best-in-class) וכלי פיתוח ובדיקה פתוחים. מצ"ב המגמות המרכזיות שיעצבו את פני תעשיית ה-EDA בשנה הקרובה.

האתגר הקשה של חיזוי ביצועים:

תתגבר מגמת המעבר של התכנון מהמרחב הפיסי אל המרחב הווירטואלי, מכיוון שהתהליך הזה משפר את היכולת להעריך את ביצועי המערכות. בשנים הקרובות נראה מאמץ לקשר בין מערכות התכנון לתהליכי הבדיקות, כדי שניתן יהיה להתמודד עם מערכות מורכבות וקיצור זמני היציאה לשוק.

תקנים חדשים עבור רכיבים מרובי-אריחים:

כיום נוצרים תקנים חדשים עבור הפיתוח של אריחים ייעודיים (chiplets) ופיצול התכנון של SoCs ליחידות קטנות יותר של קניין רוחני. התקנים האלה, דוגמת UCIe, יקלו על השילוב של האריחים במארזים מתקדמים מסוג 2.5D ו-3D. כעת נוצר צורך בתקנים נוספים שיאפשרו לבצע סימולציה מדוייקת של תעבורה מהירה מאוד בין פרוסות הסיליקון הנפרדות שבתוך הרכיב ההטרוגני ומרובה המודולים (3DIC and Heterogeneous Chiplets).

ה-EDA עובר ל-AI:

היישום של טכניקות בינה מלאכותות (AI) ולימוד מכונה (ML) בתוכנות לתכנון אלקטרוני (EDA) נמצא עדיין בשלב הכניסה הראשוני לשוק, כאשר המהנדסים מתחילים להתנסות בפתרונות האלה כדי לפשט בעיות מורכבות. אנחנו צופים שבשנת 2024 יתחילו ארגונים גדולים להשתמש בטכניקות אלה כדי למדל רכיבי סיליקון מדור חדש, הבנויים מחומרים המצויים בקבוצות III ו-V של הטבלה המחזורית, כמו GaN, GaAs, GaAsP וכדומה, וכדי לבצע מידול מערכת של תקנים מפציעים, כמו 6G למשל.

ניהול תהליכים וקניין רוחני (IP):

המעבר לתהליכים דיגיטליים מאלץ את הארגונים לבנות מערכים לניהול סביבת הפיתוח, אשר מטפלים בכל התהליך. החל מכלי הפיתוח, ניהול הנתונים וניהול הקניין הרוחני (IP) המשולב בתכנון. שלושת המרכיבים האלה ימלאו תפקיד קריטי בהצלחת פרוייקט הפיתוח של SoC הכולל הרבה אריחים ומתבצע על-ידי מספר צוותים במקביל. הידוק הקשר בין דרישות תכנון, הגדרות מוצר ועמידה בדרישות ותקנים, ביחד עם מערכות PLM ארגוניות, חיוני לצורך ביצוע הטרנסופרמציה הדיגיטלית של הפיתוח.

השלב הבא – תכנון קוונטי:

המחשוב הקוונטי מתקדם בצעדי ענק ונמצא בתהליך מעבר משלב כלי הפיתוח החינמיים לשלב כלי הפיתוח המסחריים. כדי לשלב את המחשבים הקוונטיים בתהליך התכנון האלקטרוני, יש צורך בפיתוח מתודולוגיות חדשות המאפשרות למהנדסים לבצע סימולציות על-גבי מחשבים קוונטיים וכלים המאפשרים להם לטייב את התכנון על סמך סימולציות אלה.

השפעת הדור הבא של סיליקון פוטוניקס:

הכניסה המואצת של סיליקון פוטוניקס אל מרכזי הנתונים בעקבות עומסי ה-AI/ML הצומחים, דורשת פיתוח רכיבים מהירים מאוד המקושרים אל הסביבה באמצעות מחשבי וממשקי סיליקון פוטוניקס. כדי לעמוד במשימה הזאת, הם יידרשו להשתמש בערכות פיתוח (PDK) מדוייקות מאוד ובמודלי סימולציה מדוייקים מאוד, אשר מסוגלים לתמוך בפיתוח של מוצרים כל-כך תובעניים.

וובינר סינופסיס לתכנון SoC יתקיים ב-14 בנובמבר

פורסם בתאריך ע"י Techtime

ביום ד’, ה-14 בנובמבר 2023 בשעה 19:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום תכנון SoC אשר יתמקד בהגדרת הדרישות והמגבלות מהמודולים אשר ישולבו בשבב, וביצוע אוטומטיזציה של חלקי ניכרים מהתהליך באמצעות מערכת Synopsys Timing Constraints Manager הפועלת בפורמט Synopsys Design Constraints – SDC, על-מנת להאיץ את תהליך התכנון ולהפחית את מספר הטעויות אשר מאפיינות את השלב הקריטי הזה.

We will demonstrate the approach taken and benefits observed using automated constraints promotion and generation on an early PCIe® Gen 6 design resulting in shorter TAT and improved PPA. Lastly, this webinar will illustrate how designers can ensure constraints correctness is maintained or bettered during the constraints promotion effort.

דוברים:

Ajay Daga (right), an R&D Group Director at Synopsys where he is responsible for Synopsys’ SDC constraints solutions. Prior to Synopsys he founded and led FishTail Design Automation, Inc. for 20 years. FishTail focused on solutions for SDC verification, management and generation and was acquired by Synopsys in 2022.

Mallik Devulapalli, (left), Principal Solutions Engineer at Synopsys. Mallik has over 25 years of experience in the RTL2GDS implementation, with experience in CPU, GPU, DSP, networking SoC and Interface IP class of SoC design. Prior to joining Synopsys he has worked in Fujitsu specializing in Sparc64 CPU design.

למידע נוסף והרשמה:

Automated Constraints Promotion Methodology from IP to SoC Designs

 

קיידנס הכריזה על מעבדי ה-AI החדשים Neo NPU

פורסם בתאריך ע"י Techtime

חברת קיידנס (Cadence) הכריזה על מעבדי בינה מלאכותית במשפחת Neo™ Neural Processing Units – NPUs המיועדים לבצע הסקות של רשתות נוירוניות באבזרי קצה. מעבדי Neo NPU מגיעים לעוצמת עיבוד של עד 80TOPS לליבה ומספקים תמיכה בבינה מלאכותית יוצרת (Generative AI). באמצעות קישוריות AXI ו-AMBA פנימי, הם יכולים להפיק יכולות AI/ML מכל מעבד מארח, כולל מיקרו-בקרים (MCU), מעבדי יישומים (AP), ומעבדי אותות (DSP).

המעבדים החדשים מופיעים עם ערכת פיתוח התוכנה הייעודית NeuroWeave, אשר תומכת בכל מוצרי הבינה המלאכותית של קיידנס, ובכל מודולי הקניין הרוחני Tensilica IP. החברה מסרה ש-Neo NPU מיועד לשילוב בתכנוני SoC במגוון רחב של מוצרים: חיישנים, אבזרי IoT, מכשירים ניידים, מצלמות, אבזרים לבישים משקפי AR/VR ומערכות ADAS בכלי רכב.

המעבד החדש מאפשר לבנות מערכת מרובת ליבות כאשר הביצועים של כל ליבה נעים בטווח 8GOPS-80TOPS. הוא תומך ב-256-32,000 פעולות MAC, ותמיכה במגוון סוגי נתונים המשמשים היום במערכות בינה מלאכותית, דוגמת INT16, INT8, INT4 ו-FP16. החברה דיווחה שהמעבדים החדשים יחעילים עד פי 20 בהשוואה למעבדי הדור הראשון Cadence AI IP: הם מספקים פי 2-5 יותר הסקות לממ"ר (IPS/mm2) ופי 5-10 יותר הסקות לכל ואט (IPS/W).

המעבד תומך בחבילות הרשתות הנוירוניות הנפוצות TensorFlow, ONNX, PyTorch, Caffe2, TensorFlow Lite, MXNet, JAX ואחרות, ובכלים הפוצים ליצירה אוטומטית של קוד: Android Neural Network Compiler; Delegates TF Lite לביצוע בזמן אמת; וכן בפלטפורמת TensorFlow Lite Micro ליצירת קוד במיקרו-בקרים.

וובינר סינופסיס לבדיקת תכנונים יתקיים ב-23 באוגוסט

פורסם בתאריך ע"י Techtime

ביום ד’, ה-23 באוגוסט 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום תכנון מערך הבדיקות לצורך בדיקת איכות התכנון של שבבים Optimize test Quality of Results – QoR). התהליך המקובל היום בתעשייה מבוסס על ניסויים רבים ובדיקות חוטזרות, וסובל מיעילות נמוכה ומאי-ודאות גדולה. אלא שבעידן שבו השבבים נעשים גדולים מאוד ומורכבים מאוד, המהנדסים כבר לא יכולים לסמוך על המתודולוגיות הקיימות. במהלך הוובינר יוצגו התפישה והיתרונות של מערכת Synopsys TSO.ai החדשה (Test Space Optimization AI) המאפשרת לקצר דרמטית ולייעל את התהליך.

מנחה הוובינר:

Rahul Singhal, a Product Manager for Synopsys TestMAX DFT, Synopsys TestMAX ATPG and Test-AI products at Synopsys. His focus is on industry requirements and solutions in the areas of test compression, test streaming solutions and ATPG. He has co-authored multiple tutorials, papers, posters on test in leading IEEE conferences. Rahul received his MS in Electrical Engineering from Portland State University and BS in Electrical Engineering from Purdue University.

למידע נוסף ורישום:

Optimize Test QoR & TTM with AI-Driven Technology

וובינר סינופסיס בתחום אימות מונחה-בינה מלאכותית

פורסם בתאריך ע"י Techtime

ביום ד’, ה-27 ביולי 2022, תקיים חברת סינופסיס (Synopsys) וובינר בנושא השימוש במערכות מונחות בינה מלאכותית לביצוע בדיקות Regression Debug Automation לאחר שנעשו שינויים בתכנון השבב, במטרה להבטיח את המשך פעילותו הפונקציונלית ואיתור בעיות שורש בתכנון המעודכן. ההדרכה תתקיים בשעה 20:00 לפי שעון ישראל ותימשך 60 דקות.

למידע נוסף ורישום: AI-Driven Verification: Saving Time with Verdi Regression Debug Automation

Speakers:

Rob van Blommestein (left): Product Marketing Manager for the Verdi Automated Debug System at Synopsys. He has over 20 years of experience in marketing verification products from startups to large-scale companies.

Myles Glisson (right): Product and debug Applications Engineer with nearly 30 years of experience. He is a well-known leader in customer advocacy, building strong customer relationships, solving issues as well as providing technical advice and solutions. He works with sales, marketing and R&D to drive the adoption of solutions in customer flows and methodologies.

More about the webinar:

The Synopsys Verdi® Regression Debug Automation (RDA) is an artificial intelligence (AI) driven verification technology for automating the process of finding the root causes of failures in the design under test and test bench. In this Synopsys webinar, we will discuss the challenges engineers face during the design verification and debug phase. We will walk you through the AI-driven components of RDA to help you eliminate the manual process, save time, more quickly understand design behavior and get to the root cause of errors.

AI-Driven Verification: Verdi Regression Debug Automation

סינופסיס נערכת לצמיחת שוק הרכיבים מרובי-שבבים

פורסם בתאריך ע"י Techtime

בתמונה למעלה: סגן נשיא בכיר, ג'ון קוטר. "בכל ביקור בישראל אני מקבל תובנות על מגמות חדשות בתעשייה". צילום: Techtime

חברת סינופסיס (Synopsys) מעריכה שמתחולל שינוי עומק בשוק השבבים ושהתעשייה צפויה להאיץ את המעבר לשבבים גדולים הבנויים ממגוון גדול של פרוסות סיליקון מקושרות (Chiplets) המאוגדות ביחד בתוך המארז. במסגרת ההערכה הזאת היא מחזקת את שיתוף הפעולה עם חברת ARM המתחרה בה בתחום הקניין הרוחני למעבדים, ומפתחת מודולים חדשים לתקשורת פנימית בתוך השבב (Die to Die Interconnect). כך סיפר ל-Techtime מנהל שיווק קבוצת הפתרונות בסינופסיס, ג'ון קוטר.

קבוצת הפתרונות היא למעשה חטיבת קניין הרוחני (IP) ושירותי התכנון של חברת סינופסיס. אומנם החברה לא מפרסמת נתוני מכירות לפי תחומים, אולם מדו"ח חברת המחקר IPNest, עולה שבשנת 2021 הסתכמו המכירות של סינופסיס בתחום ה-IP בכ-1.076 מיליארד דולר, כמעט 20% מהשוק העולמי שנאמד בהיקף של כ-5.5 מיליארד דולר.

קוטר: "אנחנו מרגישים בהתחזקות מגמת הפירוק של רכיבי ASIC מונוליטיים לשבבים נפרדים במתכונת של Chiplets. היום ניתן לשלב רכיבי סיליקון גדולים מאוד בשטח של 800 ממ"ר, אבל זה קשה מאוד. מחקרים מראים שבקרוב יהיה צורך ברכיבים בשטח של יותר מ-3,000 ממ"ר, ולכן לא יהיה מנוס מגישה מבוססת צ'יפלטים. התעשייה הולכת בכיוון שאינטל מראה בפרוייקט המעבד הגרפי Ponte Vecchio למחשבים עתירי עיבוד, אשר כולל 63 צ'יפלטים בשבב יחיד.

האתגר המרכזי: Die to Die Interconnect

"המעבר למערכות (SoC) מרובות שבבים מעניק יתרונות רבים: ניתן לספק פונקציונליות רבה יותר בתוך השבב. למשל לשלב מודול תקשורת המיוצר בתהליך של 10 ננומטר לצד מעבדים המיוצרים ב-5 ננומטר וב-3 ננומטר. הגישה הזאת מפחיתה עלויות, מאפשרת להשתמש במודולים מוכחים, משפרת ביצועים ומוזילה את עלויות הפיתוח בכ-30%. להערכת חברת גרטנר, השוק הזה צפוי להגיע להיקף ל כ-50 מיליארד דולר בשנת 2024.

"המערכות האלה דורשות תקשורת מהירה בין פיסות הסיליקון השונות (Die to Die Interconnect). זהו תחום שבו אנחנו משקיעים ועובדים בשיתוף פעולה עם ARM, שאיתה אנחנו מתחרים בתחומי IP אחרים. אנחנו מאמינים ששוק הקישוריות בין הצ'יפלטים (D2D I/O) יהיה עבורנו שוק גדול מאוד ואנחנו עסוקים כעת בפיתוח פתרונות חדשים עבורו. המטרה היא לספק מערך שלם של פתרונות D2D I/O, דוגמת ממשקי תקשורת, ממשקי גישה לזיכרון ועוד".

ג'ון קוטר ואהוד לוונשטיין, מנכ”ל סינופסיס ישראל, עם אות הוקרה שהחברה קיבלה מהבאנה לאבס על הסיוע בפיתוח מעבדי הדור השני
ג'ון קוטר ואהוד לוונשטיין, מנכ”ל סינופסיס ישראל, עם אות הוקרה מהבאנה לאבס על הסיוע בפיתוח מעבדי הדור השני

מה הן המגמות המרכזיות האחרות בשוק שאתם רואים?

"כיום אנחנו ספק ה-IP השני בגודלו בתעשייה אחרי ARM, אבל החברה בעלת הפורטפוטליו המגוון ביותר בתחום. בכל רגע נתון יש לי מידע על 500-600 רכיבי SoC הנמצאים בפיתוח. על בסיס המידע הזה אנחנו מעריכים שכ-47% מהפרוייקטים יניבו שבבים שייוצרו בטכנולוגיות של 7 ננומטר ומטה, כאשר הדרישה לייצור בתהליך של 5 ננומטר נמצאת בעלייה. חוק מור עדיין בחיים, אבל הוא מגיע לגבולות הכלכליים שלו. תחום חזק נוסף הוא תעשיית הרכב, במיוחד מערכות ADAS. יש הרבה מאוד פרוייקטי 5 ננומטר אשר יגיעו בקרוב אל שוק הרכב.

"אולם התחום בעל הצמיחה הגדולה ביותר שאנחנו מזהים הוא של מרכזי הנתונים. יש עלייה עצומה בהיקף הפיתוחים בכל מה שקשור למרכזי נתונים: שרתים, פתרונות איחסון, כרטיסי תקשורת וכדומה. אנחנו רואים הרבה מאוד פרוייקטים בתחום של עיבוד בקצה הרשת ובתחום המתפתח של מרכזי נתונים בקצה (Edge Datacenter), במטרה לקצר את זמני ההשהייה. זהו תחום חשוב, ולכן אנחנו גם מפתחים פתרונות IP ייעודיים לקיצור זמני ההשהייה".

מה היא מטרת הביקור שלך בישראל?

"אני מגיע לישראל לפחות פעמיים בשנה. הפעם ביקרתי במרכזי פיתוח של חברות בינלאומיות גדולות ונפגשתי עם חברות סטארט-אפ. יש כאן כל-כך הרבה לקוחות וחדשנות, שבכל ביקור כזה אני מקבל תובנות חדשות על הכיוונים המרכזיים של התעשייה. כאיש שיווק האחראי על אסטרטגיה, חשוב לי להכיר את המגמות האלה".

וובינר סינופסיס בתחום Optimizing Fault Simulations

פורסם בתאריך ע"י Techtime

ביום ד’, ה-29 ביוני 2022, תקיים חברת סינופסיס (Synopsys) וובינר בתחום הניתוח הפורמלי של תכנוני SoC כאמצעי להאצת הבדיקות והסימולציות המרובות אשר דרושות לצורך עמידה בתקני בטיחות לכלי-רכב, דוגמת ASIL-D, שהיא רמת הבטיחות הגבוהה ביותר המוגדרת בתקן ISO 26262. ההדרכה תתקיים בשעה 20:00 לפי שעון ישראל ותימשך 60 דקות.

למידע נוסף ורישום: Optimizing Fault Simulations to Achieve ASIL Compliance for Automotive Designs

Speakers:

Tareq Altakrouri (left): Applications Engineer at Synopsys. He has been in the EDA industry for over 25 years working on verification, including simulation, assertion, formal and static technologies, and advanced verification methodologies. Currently, Tareq drives adoption of formal technology at multiple accounts in Texas.

Vaibhav Kumar (right): Senior Manager in the Digital IP group of NXP Austin. He has 15+ years of experience and has worked on IP verification, SoC verification, validation and emulation. He owns verification of several critical IPs for NXP at Austin.

More about the webinar:

Most safety critical SoCs, such as those developed for automotive systems, require ASIL-D compliance. ASIL-D is the highest grade in the ISO 26262 Standard’s risk classification system, required less than 1% Single Point Fault. According to the ISO 26262 Standard, fault campaign on the targeted designs is the recommended methodology to generate FMEDA report and safety manual as metrics to demonstrate compliance.

The typical fault injection campaign is executed using a fault simulator. This methodology often requires long fault simulation time and significant user manual effort to analyze fault classification results. Use of formal technology can help improve verification efficiency and save manual effort.

In this Synopsys webinar, we will showcase an improved fault injection campaign methodology using a memory controller IP. Fault simulation is conducted using Synopsys Z01X. Synopsys VC Formal FuSa App is used to prune safe faults, hence reducing fault simulation runtime, and refine fault classification to reduce manual analysis effort. Both technologies work off of the shared fault database.

למידע נוסף ורישום: Optimizing Fault Simulations to Achieve ASIL Compliance for Automotive Designs

קיידנס הצטרפה לתוכנית השותפים של אינטל שירותי-ייצור

פורסם בתאריך ע"י Techtime

בתמונה למעלה: מפעל ייצור שבבים של אינטל באורגון, ארה"ב

חברת קיידנס (Cadence) הצטרפה לתוכנית השותפים החדשה של חטיבת שירותי הייצור של אינטל (Intel Foundry Services), שעליה אינטל הכריזה בתחילת השבוע. מטרת התוכנית היא לספק תמיכה בלקוחות IFS והגברת החדשנות בתכנוני SoC. כחברה בתוכנית, קיידנס תקדם את השימוש בטכנוולגיות הייצור ובמארזים המתקדמים של אינטל. החברות ביוזמה מעניקה לקיידנס גישה מוקדמת למפת הדרכים של אינטל בתחומים כמו  IC Packaging, ערכות לתכנון תהליכים (PDK) והדרכה טכנית. בין השאר, קיידנס הודיעה שהיא תתאים את כלי ה-EDA ואת מודולי ה-IP שלה, לטכנולוגיות התהליך והאריזה של אינטל.

חטיבת IFS הוקמה בתחילת 2021 לאחר4 שמנכ”ל אינטל הנכנס, פט גלסינגר, הכריז על מודל עסקי חדש בשם IDM 2.0, המבוסס על שלושה מרכיבים: ייצור עצמי במפעלי אינטל, ייצור מוצרים של אינטל אצל קבלניות ייצור חיצוניות – ומתן שירותי ייצור ללקוחות צד שלישי (דוגמת חברות כמו TSMC או טאואר סמיקונדקטורס). המרכיב השלישי נמצא באחריות חטיבת הפאונדרי (IFS) שתפקידה הוא לספק ללקוחות שירותי ייצור שבבים הכוללים מעבדים בארכיטקטורות x86, ARM וארכיטקטורת הקוד הפתוח RISC-V.

לצד הקמת מפעל ייצור חדש בארה”ב בהשקעה של כ-20 מיליארד דולר, אשר מיועד להגדיל את קיבולת הייצור של חטיבת IFS והקמת קרן השקעות בהיקף של 1 מיליארד דולר שתשקיע בחברות המפחתות טכנולוגיות רלוונטיות לחטיבה, היא הכריזה על גוף חדש לשיתוף פעולה תעשייתי, בשם IFS Accelerator. במסגרתו פועלת קבוצת EDA Alliance הכוללת את קיידנס, סינופסיס, Siemens EDA ו-Ansys, וקבוצת IP Alliance בהשתתפות חברות דוגמת ARM, SiFive, סינופסיס, קיידנס, Andes ועוד.

סינופסיס סיפקה את PrimeSim Reliability Analysis למספר יצרניות שבבים

פורסם בתאריך ע"י Techtime

חברת סינופסיס (Synopsys) דיווחה על מספר חברות שבבים אשר אימצו את הפתרון החדש שלה לסימולציה וניתוח אמינות השבבים המתוכננים, PrimeSim Reliability Analysis. בין החברות שהצטיידו במערכת: Dialog Semiconductor שנרכשה לאחרונה על-ידי רנסאס, TDK-Micronas, STMicroelectronics ו-AMD.

הפתרון מאחד מספר טכנולוגיות של החברה לבדיקת אותות אנלוגיים, אותות מעורבים ותכנונים מלאים, דוגמת PrimeSim Continuum, PrimeWave וטכנולוגיות של החברה שעברו הסמכה אצל יצרני שבבים גדולים. בין השאר הואר מאפשר לבדוק מרכיבים רבים בשבב, דוגמת איפיון תאים, בדיקות  סטטיות, שלמות אות ורעשים, ניתוח signoff של electromigration ומתח, התיישנות טרנזיסטורים מסוג MOS, סימולציה של כשלים אנלוגיים ועוד. הטכנולוגיות ששולבו ב-PrimeSim Reliability Analysis קיבלו הסמכה מ-TSMC וממפעלי הייצור של סמסונג, אינטל ו-GlobalFoundries.

טכנולוגיות PrimeSim Reliability Analysis הן חלק מפלטפורמת Synopsys Custom Design שקיבלה הסמכה לתקן ISO 26262 TCL1 וניתן להשתמש בהן באופן אמין בכדי לאמת בטיחות פונקציונלית עבור יישומי ASIL D. שילוב עם סביבת התכנון PrimeWave, שמהווה גם היא חלק מפתרון ה-PrimeSim Continuum, מספק חוויה רציפה של אימות אמינות ומאפשר ניהול סימולציה מאוחד, ניתוח חולשות, ויזואליזציה של תוצאות ובדיקות של תסריטי what-if.

כל הטכנולוגיות האלה מוכנות למימוש בענן. החברה מעריכה שהפתרון החדש מספק מענה לצורך בתכנון יעיל ואמין של הרכיבים המורכבים הנדרשים כיום בתעשיות הרכב, התעופה והחלל, הביטחון, הרפואה והתקשורת האלחוטית בעידן הדור החמישי.

למידע נוסף: PrimeSim Reliability Analysis

קיידנס הכריזה על הסימולטור החדש Spectre FX FastSPICE

פורסם בתאריך ע"י Techtime

חברת קיידנס דיזיין סיסטמס (Cadence) הכריזה על הסימולטור החדש Spectre FX, המבצע הדמיית פעילות של תכנוני שבבים גדולים בטכנולוגיית FastSPICE שפותחה לצורך אימות יעיל של זיכרון ושל תכנוני מערכת על-גבי שבב (SoC). בחסרה מסרה שהסימולטור החדש מספק שיפור של עד פי שלושה בביצועים בהשוואה לדורות הקודמים של FastSPACE. התכנונים הקיימים היום בשוק דורשים יכולת התמודדות עם מעגלים גדולים ומורכבים ולדעת להתמודד עם תופעות פרזיטיות הנובעות מטכנולוגיות צומת חדשות וממוזערות.

סימולטור Spectre FX החדש מספק יכולת הרחבה של עד 32 ליבות עיבוד ויכולת לבצע הקבלה של סימולציות. הוא כולל שילוב של חבילת Virtuoso ADE, בדיקת מעגלים סטטיים ודינמיים, שינויי פרמטרים בתחום (sweeps) וניתוחי מונטה קרלו. סגן נשיא מדיהטק, צ'ינג סאן-וו, אמר שבעזרת השימוש ב-Spectre FX, "הצלחנו להאיץ פי 3 את אימות ה-FastSPICE. הודות לסימולטור Spectre FX אנו יכולים להשתמש בפלטפורמת Spectre המלאה של קיידנס, אשר מהווה עבורנו פתרון one-stop-shop לכל צורכי הדמיית המערכות על גבי שבב".

למידע נוסף: www.cadence.com/go/SpectreFX

האצת בדיקות סופיות באמצעות פלטפורמת RTL Static Signoff

פורסם בתאריך ע"י Techtime

Many SoC designers continue to look for ways to shorten the overall design cycle, address shrinking schedules, and spend engineering resources on differentiating their products. To address the challenges faced by SoC designers, they typically use a single point tool within a traditional SoC design cycle.

This tends to cause spending a substantial amount of time ensuring alignment amongst different tools, leaving less time for important design analysis tasks and meeting signoff targets. By utilizing a unified platform for static signoff, the verification of SoCs can be accelerated. This webinar delves into challenges of a typical static solution as a point tool and how VC SpyGlass RTL signoff solution can help address these challenges.

Rimpy Chugh is a Senior Product Marketing Manager in the Verification Group at Synopsys, with 10 years of experience in EDA and functional verification. Prior to joining Synopsys, Rimpy held field applications and verification engineering positions at Mentor Graphics, Cadence and HCL Technologies. She holds an MBA from Indian Institute of Management, and a Bachelor of Technology from YMCA Institute of Technology, India.

For more information and registration: Faster Closure using Advanced RTL Static Signoff Platform

וובינר סינופסיס ל"מיתוג שעונים" יתקיים ב-28 באפריל 2021

פורסם בתאריך ע"י Techtime

ביום ד', ה-28 באפריל 2021, תקיים חברת סינופסיס (Synopsys) את חלקו הראשון של הוובינר לאסטרטגיות מיתוג שעונים (Successful Strategies to Verify Clock Gating using VC Formal). מיתוג שעונים היא טכניקה נפוצה להפחתת צריכת ההספק של הרכיב באמצעות השבתת אותות השעון במודולים שאינם פעילים ברגע נתון. הוובינר יציג דוגמאות אמיתיות הממחישות כיצד לבצע ולאמת את המיתוג של אותות השעון באמצעות אפליקציית VC Formal Sequential Equivalence Checking של חברת סינופסיס.

הוובניר יתקיים בשני חלקים, כאשר החלק הראשון מיועד למהנדסים שרק מתוודעים אל הנושא, ויציג תפיסות בסיסיות ונושאים מתקדמים. החלק השני מיועד למהנדסי RTL ואימות מנוסים, אשר רוצים לשפר את יכולת התכנון שלהם. הסמינר יועבר על-ידי סודיפטה קונדו (Sudipta Kundu), המשמש כמהנדס בכיר בקבוצת האימות של סינופסיס. קונדו מוביל קבוצות מחקר רבות בסינופסיס, והיה הארכיטקט הראשי של אפליקציית VC Formal Sequential Equivalence Checking.

בארוע יתארח גם מנהל קבוצת האימות במרכז הפיתוח של סמסונג בטקסס ובמעבדת המחשוב המתקדם של החברה קליפורניה, שואן פנג (Xiushan Feng). הוא יציג פרקטיקות מומלצות שנרכשו במהלך 10 שנות נסיון בפיתוח שבבים, אשר מבטיחות כיצד לבצע אימות פורמלי אמין של תכנוני מיתוג שעונים. ההשתתפות בסמינר היא חינם, אולם כרוכה ברישום מראש.

למידע נוסף ורישום: Successful Strategies to Verify Clock Gating

קיידנס הכריזה על מערכות לאימות התכנון של שבבי-ענק

פורסם בתאריך ע"י Techtime

בתמונה למעלה: חבילת Dynamic Duo – מערכת Palladium Z2 (משמאל) ומערכת Protium X2

חברת קיידנס (Cadence) השיקה צמד מערכות לאימות תכנוני שבבים וניפוי שגיאות, המסוגל לבצע הדמייה ובדיקת התפקוד של שבבי ענק הכוללים עד 20 מיליארד שערים לוגיים. מדובר במערכת Palladium Z2 ובמערכת Protium X2, אשר מספקות להערכת החברה את התפוקה הגבוהה ביותר האפשרית בתהליכי ניפוי שגיאות חומרה ואימות תוכנה בשלבי הקדם-סיליקון של תכנוני SoC (מערכות על-גבי שבב) גדולים. המערכות משמשות לבדיקת רשימת הכללים המתארת את התנהגות השבב, ולבדיקת התוכנות שירוצו עליו, שכן הפיתוח שלהן מתחיל כבר בשלבים הראשונים של התכנון – לפני שקיים אבטיפוס פיסי של השבב.

מערכת Palladium Z2 היא מודולרית ומבוססת על מסדי מחשב שהמעבד שלו הוא רכיב ASIC גדול מאוד שתוכנן על-ידי קיידנס ומספק למערכת השלמה עוצמת עיבוד של מחשב-על. היא משמשת להדמייה מפורטת (Emulation) של התנהגות השבב והתוכנות הרצות עליו, באופן המאפשר לזהות תקלות, לנתח את גורמי התקלות ולנפות שגיאות. מערכת Protium X2 מיועדת לבדיקת השבב בשלבים המתקדמים יותר ומבוססת על רכיבי FPGA של זיילינקס (Xilinx).

היא מבצעת בדיקה כללית יותר (Prototyping) של התכנון והתוכנות, אבל במהירות גדולה מאוד. שתי המערכות קיבלו את הכינוי Dynamic Duo מכיוון שיש ביניהן אינטגרציה גבוהה בזכות מהדר (קומפיילר) משותף וממשקים מאוחדים. לדוגמה, קיידנס מסרה שבאמצעות מערכת Palladium Z2 ניתן לבצע הידור של עשרה מיליארד שערים לוגיים בפחות מ-10 שעות, ולבצע בדיקה זהה במערכת Protium X2 בפחות מ-24 שעות.

פרופ' זיאד חנא: תרומה משמעותית של מרכזי הפיתוח הישראלים
פרופ' זיאד חנא: תרומה משמעותית של מרכזי הפיתוח הישראלים

מנהל מרכזי הפיתוח של קיידנס בישראל, פרופ' זיאד חנא (בתמונה למעלה), סיפר ל-Techtime שהחברה שילבה בפתרון החדש טכנולוגיות ישראליות מיוחדות. "בארץ פיתחנו את טכנולוגיית Perspec אשר מייצרת את תסריטי הבדיקה שהמערכות מבצעות, ואת טכנולוגיית Indago, אשר מאתרת שגיאות בתוכנה ובתכנון ומסייעת לנפות אותן". לדבריו, הפתרון החדש מספק מענה לצורך דחוף של השוק. "התעשייה מייצרת שבבים גדולים מאוד ומסובכים מאוד. נוצרות ארכיטקטורות חדשות שהן ייעודיות לצרכים מוגדרים, כמו בינה מלאכותית, עיבוד תמונה ועוד. הן זקוקות לפתרון בדיקה מהיר וקל ליישום".

מדוע יש צורך ברכישת מחשב ייעודי כאשר אפשר לבצע אימות בענן?

חנא: "הענן לא מספק פתרון לכל הצרכים. במרכזי הנתונים יש כיום הרבה מאוד שרתים, אולם מהירות הבדיקה באמצעותם היא איטית מאוד מכיוון שהמעבדים הם מסוג אחר. אנחנו משתמשים במעבד ייעודי לביצוע סימולציה של השבב. כיום יש לקיידנס שירות ענן לביצוע אימות וניפוי שגיאות, אולם השירות הזה מבוסס על מכונות Palladium ו-Protium הנמצאות במרכז המחשוב שלנו, אשר מספק שירותי Verification as a Service".

קיידנס הכריזה על טכנולוגיית Sigrity X לניתוח שלמות אות

פורסם בתאריך ע"י Techtime

חברת קיידנס דיזיין סיסטמס (Cadence) הכריזה על חבילת התוכנה החדשה לניתוח שלמות אות והספק (SI/PI), בשם Sigrity X. היא מבוססת על מנועי סימולציה חדשים המבצעים ניתוח אותות ברמת המערכת וארכיטקטורה מבוזרת של מערכת Clarity 3D Solver. חבילת כלי Sigrity X מיועדת להתמודד עם סימולציות כבדות ברמת המערכת עבור יישומי רכב, 5G, HPC, ומערכות צבאיות, תעופתיות וחלליות.

להערכת החברה, הטכנולוגיה החדשה מספקת שיפור של עד פי 10 בביצועי הסימולציה ונפח התכנון, ומאפשרת מעבר חלק בין תזרימי ניתוח שונים. סגן נשיא קבוצת Custom IC & PCB בקיידנס, בן גו (בתמונה למעלה), אמר ש-Sigrity X היא פריצת הדרך המשמעותית ביותר של Sigrity בעשור האחרון. "היא מייצגת הרבה יותר מאשר מנוע שתוכנן מחדש או ממשק משתמש שעבר שינויים – מדובר בשינוי פרדיגמה בתכנון פתרונות לניתוח שלמות אותות והספק, ולשיפור הפרודוקטיביות של הלקוח".

חבילת Sigrity X עובדת בשילוב עם Clarity 3D Solver של קיידנס ואף משולבת במוצרים Allegro PCB Designer ו-Allegro Package Designer Plus של קיידנס. האינטגרציה הזו מאפשרת למתכנני שבבים ולוחות לשלב מערכות מרובות לוחות ומרובות מארגים, מקצה לקצה, על מנת להוביל ל- signoff מוצלח של פתרונות לניתוח שלמות אותות והספק (SI/PI).

ארון יאנג, דירקטור בכיר ב-MediaTek: "אנו עובדים בשיתוף פעולה הדוק עם צוות Sigrity בקיידנס ומאוד מרוצים מהתוצאות שמספקת לנו מהדורת הדור הבא שלהם, Sigrity 2021. לא רק שהצלחנו לנתח מערכות רבות במהירות גבוהה פי עשר ובאותה רמת דיוק, אלא שהיכולת הורחבה גם לתכנונים גדולים ומורכבים שבעבר לא ניתן היה לנתח. השיפור מאפשר לנו לזרז משמעותית את אספקת המוצרים ללקוחות".

למידע נוסף: www.cadence.com/go/SigrityX

קיידנס רוכשת את NUMECA הבלגית

פורסם בתאריך ע"י Techtime

בתמונה למעלה: הדמייה של NUMECA לזרימת האוויר מסביב לספינה בלב ים

חברת קיידנס (Cadence) חתמה על הסכם לרכישת חברת NUMECA מבריסל, בלגיה, המספקת תוכנת סימולציה של התנהגות מערכות מכניות המבוססות על הפיסיקה של התנהגות נוזלים וגאזים (Computational Fluid Dynamics – CFD). העיסקה נועדה לחזק את אסטרטגיית Intelligent System Design – ISD של קיידנס, המרחיבה את המיקוד המסורתי של קיידנס בתוכנות לתכנון שבבים, אל רמת התכנון המערכתי של מערכות אלקטרוניות שלמות.

חבילת תוכנות הסימולציה של NUMRCA תצורף אל חבילות התכנון הקיימות ששולבו בחבילת ISD, בהן: חבילת Clarity 3D Solver לסימולציה של קרינה אלקטרומגנטית ושל התנהגות אנטנות וחבילת Celsius Thermal Solver המספקת הדמייה של ההתנהגות התרמית של מערכות חשמליות, החל מרמת השבב, רמת המארז המתקדם וכלה ברמת המערכת האלקטרונית המלאה.

"מערכות הדור דורשות פתרונות הנדסיים המשלבים תחומים פיסיקליים רבים", אמר מנהל קבוצת Custom IC & PCB בקיידנס, טום בקלי. "הטכנולוגיה של NUMECA תסייע לתת מענה לצרכים קריטיים של הלקוחות בתחומים כמו זרימה פנימית וחיצונית, אקוסטיקה, העברת חום, אינטראקציה של מבנה ונוזלים ועוד". העיסקה צפויה להיסגר ברבעון הראשון של 2021.

חברת קיידנס מספקת כלים לתכנון אלקטרוני. מכירותיה בשנת 2020 צפויות להסתכם בכ-2.6 מיליארד דולר. החברה נסחרת בנסד"ק לפי שווי שוק של כ-38 מיליארד דולר. קיידנס בישראל היא פועלת בשני אתרי פיתוח ומכירות, בחיפה ובפתח תקווה, המעסיקים ביחד כ-300 אנשי פיתוח. את הפעילות העסקית מוביל אדר סגל ואת פעילות הפיתוח מוביל פרופ' זיאד חנא.

קיידנס חשפה פתרון בדיקות SoC שפותח בישראל

פורסם בתאריך ע"י Techtime

בתמונה למעלה: פרופ' זיאד חנא. "שיפור של פי עשרה בביצועים". צילום: MSCOMM

חברת קיידנס (Cadence) הכריזה חבילת הבדיקות החדשה System-Level Verification IP, אשר מייצרת באופן אוטומטי מערך של בדיקות ומבחנים לאימות התכנון של מערכות על גבי שבב (SoC). סגן נשיא בכיר בחברה העולמית ומנהל מרכזי הפיתוח של קיידנס בישראל, פרופ' זיאד חנא, אמר שהפתרון פותח במשך מספר שנים במרכז המו"פ של החברה בישראל.

להערכת חנא, תהליך אימות התכנון אחראי לכ-80% מעלויות הפיתוח של שבבים חדשים. "מדובר בקפיצת מדרגה בבדיקת מערכות SoC. המערכת החדשה מאפשרת אינטגרציה אוטומטית בין הבדיקות השונות ומסייעת לשפר את התכנון בעזרת משוב מהיר ומדויק. פתרון System VIP מאפשר ליצרני שבבים מורכבים לשפר את יעילות האימות ברמת השבב בשיעור של עד פי עשרה".

חברת קיידנס מפעילה שני מרכזי פיתוח בישראל, בפתח-תקווה ובחיפה, המעסיקים ביחד כ-300 אנשי פיתוח. בין השאר, הצוות הישראלי היה מילא תפקיד מרכזי בפיתוח הסימולטור החדש לאימות תכנוני שבבים, Xcelium ML, אשר מבצע את תהליך האימות במהירות גבוהה פי חמישה בהשוואה לסימולטור מהדור הקודם, ומבוסס על טכנולוגיית בינה מלאכותית שפותחה בישראל.

ספריית בדיקות אוטומטיות ברמת המערכת על-גבי שבב

המערכת החדשה כוללת ספריות ומודולי קניין רוחני בתחום הבדיקות, המאפשרים לייצר באופן אוטומטי מערכי בדיקה למערכות על-גבי שבב (SoC) עם תצורות מורכבות של זיכרונות, מטמון, ממשקים וערוצי קונפיגורציה (Testbench Generator). היא כוללת ספריות של בדיקות מוגדרות מראש, דוגמת מדידות לכידות, ביצועים, ותתי-מערכות כמו מהירות הגישה אל זכרונות NVMe ויעילות התקשורת בתוך השבב בממשקי PCI Express וכדומה (System Traffic Libraries).

המערכת גם מספקת כלי Performance Analyzer המייצר ניתוח ודיווח ויזואלייים של ביצועים מקיף עבור תת-מערכות זיכרון, חיבורים פנימיים והתקנים היקפיים, ומערכת System Verification Scoreboard בדיקות מקיפות של לכידות זכרון מטמון (cache-coherency) ונתונים המתחברים אל התקנים היקפיים, זיכרונות וחיבורים פנימיים במערכת על-גבי שבב.

חבילת Cadence System VIP מהווה חלק מהחבילה הרחבה Cadence Verification Suite, אשר פותחה במסגרת אסטרטגיית Intelligent System Design של החברה.

קבוצת אינווייב מרחיבה את פעילותה בישראל

פורסם בתאריך ע"י Techtime
קבוצת אינווייב (Innowave Group) הנמצאת בבעלות מיקי פאר (Miki Peer) המשמש גם כמנכ״ל החברה, מרחיבה את פעילותה בישראל ומתכננת בחודשים הקרובים לפתוח משרדים חדשים בתל אביב. הקבוצה מספקת שירותי ייעוץ, תכנון ופיתוח במגוון תחומים, כגון תוכנה משובצת, בינה מלאכותית, FPGA, תכנוני ASIC, מוצרים בהספק גבוה, אופטיקה ו-RF. פאר סיפר ל-Techtime שהחברה החלה להיכנס לשוק הישראלי לפני כשנה, ובעקבות התרחבות הפעילות כאן החליטה לפתוח משרד מקומי בתחילת 2020. פאר: "במקביל לפתיחת המשרדים החברה החלה בתהליך גיוס גדול מאוד בתחום הבינה המלאכותית (AI)".

חברת אינווייב נוסדה לפני כ-10 שנים בארה"ב כדי לפתח שתי מערכות צילום עבור משרד ההגנה וחיל האוויר האמריקאי. במסגרת הפרוייקט היא ביצעה את התכנון של האלגוריתמיקה, האופטיקה, והאווירודינמיקה, ופיתחה את תוכנת עיבוד הווידאו. שתי המערכות נמצאות כיום בשימוש במערכת הביטחון האמריקאית. לפני כשנתיים החברה שינתה כיוון ונכנסה לתחום שירותי התכנון ופיתוח לתעשיית ההייטק ברחבי העולם במגוון תחומים, ולא רק עבור השוק הצבאי.

ליווי עסקי ופיתוח טכנולוגי

כיום היא פועלת במתכונת של קבוצת פיתוח הפועלת ממספר משרדים ברחבי ארצות הברית, משרדים בגרמניה, באיטליה, וכעת גם בישראל. "תחומי החוזק המרכזיים שלנו הם תוכנה משובצת, בינה מלאכותית, FPGA, תכנוני ASIC, מוצרים בהספק גבוה, אופטיקה ו-RF. אינווייב שותפה עסקית רשמית של Arrow Electronics, Analog Devices, Microchip, STMicroelectronics, Osram וחברות נוספות. המודל העסקי שלנו מבוסס על מתן שירותי ליווי, פיתוח וייעוץ תוכנה וחומרה".

כיום שוק היעד המרכזי של החברה הוא בארצות הברית, ותחום היעד המרכזי הוא בינה מלאכותית: "אנחנו ממוקדים בפיתוח AI על בסיס Intel Movidius ותומכים בלקוחות שהפיתוח שלהם מתבסס על מערכות הבינה המלאכותית של Nvidia". לאחרונה היא גייסה לשורותיה את רוג'ר אדגר, מי שהיה מנהל השיווק והפיתוח העסקי לשעבר של NXP בארה"ב בתחומי התוכנה המשובצת (עם התמחות ב-Machine Learning ,Computer Vision ו-AI). הוא מתחיל לעבוד כמנהל הפיתוח העסקי בארצות הברית.

קהילה ישראלית של מייקרים ויזמים

בישראל, אינווייב מעוניינת להגיע אל קהילת הסטראט-אפים הגדולה. לאחרונה היא גייסה לשורותיה את שלמה פרגמנט, לשעבר סמנכ"ל מיחשוב פיננסי ועסקי של בנק לאומי, אשר מספק לחברות סטארט-אפ ליווי פיננסי הכולל בניית תוכנית עסקית אסטרטגית, גיוס משקיעים, מחקרי שוק, ייעוץ ברישום פטנטים, וכדומה. במקביל, היא נמצאת כעת בתהליך הקמת קהילת מייקרים וסטארט-אפים מקומיים בשיתוף פעולה עם חברת Arrow.

להערכת מיקי פאר הקהילה אמורה להגיע להיקף של כ-5,000 יזמים. "הקמת הקהילה תעניק ליזמים המקומיים היכרות עם תעשיית ההייטק, חיבור לחברות ולגופים בינלאומיים בתחום, ליווי בתהליך הפיננסי, הפיתוח וכיוצא בזה".

למידע נוסף ויצירת קשר:

ליאת חן, [email protected], טלפון: 03-5010001

www.innowave.design

 

 

קיידנס השיקה את PHY IP UltraLink D2D

פורסם בתאריך ע"י Techtime

חברת קיידנס (Cadence) הכריזה על מודול הקניין הרוחני UltraLink D2D (Die-to-Die) PHY IP, המספק תכנון שכבה פיסית (PHY) ברוחב סרט גבוה עבור קישוריות של שבב לשבב, המותאמת ליישומים בשוקי ה-AI/ML והדור החמישי (5G), מחשוב ענן ונטוורקינג. הטכנולוגיה מיועדת ליישומי צ'יפלט (שבבונים) ו-SIP (מערכת שבבים במארז), ובעזרתה יכולות ספקיות SoC (מערכות על גבי שבב) להציע פתרונות בהתאמה אישית, עם ביצועים ותפוקות משופרים וקיצור זמן הפיתוח בעזרת שימוש חוזר ב-IP.

מודול UltraLink D2D PHY IP מספק מהירות קו של עד 40Gbps לממשק טורי בקידוד NRZ, ורוחב פס של עד 1Tbps למ"מ. ה-PHY כולל מעגלים דיגיטליים פנימיים לכיוונון וקידוד להקלה באינטגרציה ובשימוש במערכת. נדרשים רק 28 קווי נתונים כדי לקבל רוחב פס של 1Tbps, כדי לקבל חיווט קל יותר וצימצום עלות המארז, בלא צורך להיעזר בקישוריות interposer. החברה מסרה שה-IP החדש מספק השהייה של עד 5 ננו-שניות בטווח שבין המקלט למשדר ובחזרה, תוך שימוש בקידוד NRZ סטנדרטי. כמו-כן, המוצר משיג אמינות גבוהה יותר מ-10-15 Bit Error Rate – BER בלא צורך להשתמש לטכניקת תיקון השגיאות FEC.

"כיוון שה-AI וה-ML בענן מציבים דרישות עיבוד תובעניות ביותר, קיידנס ממשיכה להשקיע בתכנון ופיתוח של IP לממשקים, כדי להתמודד עם הדרישות הגדלות של הלקוחות", אמר סגן נשיא לשיווק מוצרים בקבוצת ה-IP בקיידנס, רישי קאף. "מיקסום העברת נתונים תוך צמצום השטח וצריכת ההספק היא דרישה מרכזית. ה-Cadence UltraLink D2D PHY IP הוא התוספת האחרונה לתיק מוצרי High Performance Computing IP שלנו. זוהי טכנולוגיה קריטית עבור רוחב פס גבוה, בהספק נמוך והשהיות נמוכות. במקביל קיידנס מרחיבה את ההשקעה בפתרונות מארזים ותכנונים משולבים הטרוגניים".