וובינר סינופסיס ל-PCIe 7.0 יתקיים ב-30 באפריל

ביום ד', ה-30 באפריל 2025, תקיים חברת סינופסיס (Synopsys) וובינר בנושא תקן הקישוריות החדש PCIe 7.0 ומדוע החברות צריכות להכיר אותו ולאמץ אותו כבר עכשיו. ההדרכה המקוונת תשודר בשעה 20:00 לפי שעון ישראל ותימשך 60 דקות. היא תתקיים תחת הכותרת: PCIe 7.0? Understanding Why Now is the Time to Transition.

This session will explore the need of transitioning to PCIe 7.0 for chip-to-chip (C2C) connectivity. We will delve into how this transition impacts various use cases, including SSDs, network switches, and SuperNICs, highlighting the doubled data transfer rate of 128 GT/s per lane and its implications.

Gain insights into how PCIe 7.0 can improve SoC architectures by: Addressing challenges such as bifurcation, Providing 16X support in Gen 7 controllers, Discover key enhancements of PCIe 7.0, such as latency, power and error correction optimization, Reduced latency and Improved power efficiency.

Speakers:

Richard Solomon (left), Technical Product Manager, PCI Express Controller IP at Synopsys. Richard has served over 20 years on the PCI-SIG Board of Directors, holds a BSEE from Rice University, and is an active participant in the CXL Consortium with 27 US patents.
Madhumita Sanyal (right), Director Technical Product Management, High Performance Computing IP Solutions at Synopsys. Madhumita holds an M.S. in Electrical Engineering from San Jose State University and has completed the LEAD program at Stanford University.

למידע נוסף ורישום:

PCIe 7.0? Understanding Why Now is the Time to Transition

 

 

סינופסיס מתכננת להעביר ל-AI משימות תכנון שבבים

בתמונה למעלה: מנכ"ל סינופסיס, סאסין גאזי, בכנס SNUG

במהלך כנס המשתמשים SNUG, שהתקיים לפני כשבוע וחצי בעמק הסיליקון, חשפה חברת סינופסיס (Synopsys) את תוכנית AgentEngineer, אשר מיועדת לפתח סדרה של פתרונות תכנון שבבין מבוססי בינה מלאכותית אשר יוכלו לבצע מטלות תכנון ואימות שבבים שיוטלו עליה על-ידי המהנדסים, כולל תכנון כמעט אוטונומי של ערכות שבבים שלמות. מנכ"ל סינופסיס, סאסין גאזי: "הגענו לשלב שבו אנחנו חייבים לאמץ תהליכי עבודה חדשים לתכנון שבבים, שבהם יש לבינה המלאכותית תפקיד מרכזי.

"התעשייה מתמודדת עם לוחות זמנים קצרים מאוד ונדרשת לפתח פתרונות המבוססים על טכנולוגיות מורכבות ומערכות גדולות מאוד, שניתן להתמודד איתן רק באמצעות גישה כוללת מרמת המערכת השלמה ועד המודול הבודד". לדבריו, מוצר הבינה המלאכותית המשמעותי הראשון של החברה, Synopsys.ai Copilot, נמצא בשימוש הלקוחות הגדולים של סינופסיס, ומאיץ את תהליך הפיתוח שלהם בכ-35%-40%.

הוא החל כעוזר המסייע למתכננים להשתמש במערכות ה-EDA של סינופסיס. כעת, גאזי גילה, החברה מתחילה לספק עוזרים נוספים (generative AI copilots) המבצעים מטלות תכנון מעמיקות יותר, דוגמת תכנון ברמת ה-RTL, תכנון בדיקות ועוד. "אנחנו רואים עתיד שבו סוכני הבינה המלאכותית (agentic AI) יבצעו את המטלות בצורה אוטומטית, כאשר המהנדסים יתמקדו בארכיטקטורה הכוללת ובקבלת החלטות תכנון מרכזיות".

הוא הדגיש את שיתוף פעולה עם אנבידיה ועם מיקרוסופט בתהליך הפיתוח של הדור החדש של תוכנות EDA. במהלך כנס GTC של אנבידיה שהתקיים באמצע מרץ, סיפר גאזי שסינופסיס החליטה להתבסס על חומרת אנבידיה, תשתיות הבינה המלאכותית של אנבידיה ועל תוכנות של אנבידיה לצורך פיתוח סוכני הבינה המלאכותית שלה. בין השאר היא תאמץ את פלטפורמת המיקרו שירותים NVIDIA NIM כדי להכפיל את ביצועי Synopsys.ai Copilot. לדבריו, מדובר במהלך בלתי נמנע, הדומה באופיו למעבר שיצרניות הרכב מבצעות ממערכות ADAS בטיחותיות למערכות נהיגה אוטונומית מלאה.

סינופסיס מרחיבה את סל פתרונות האימות-בסיוע-חומרה

ספקית מערכות תכנון השבבים סינופסיס (Synopsys) מרחיבה את סל הפתרונות לאימות תכנון שבבים בסיוע חומרה (Hardware-Assisted-Verification) והכריזה על מערכת HAPS-200 לאבטיפוס ומערכת ZeBu-200 לאמולציה. הפתרונות מבוססים על AMD Versal Premium VP1902 adaptive SoC, ונבנו על פלטפורמת החומרה החדשה של סינופסיס לאמולציה ואבטיפוס (EP-Ready) המאפשרת תצורה מחדש גמישה (החלפת תוכנה וקונפיגורציה) בין שימושי אמולציה ואבטיפוס על פלטפורמת חומרה יחידהבנוסף, הורחבו היכולות של ZeBu Server 5 כדי לאפשר תמיכה בשבבים בעלי יותר מ-60 מיליארד שערים לוגיים (BG).

המוצרים החדשים מרחיבים את מתודולוגיית "אימות מודולרי בסיוע חומרה" (Modular HAV) המיושם ב-ZeBu Server 5. גישה זו מספקת את הדרישה לנפחי אמולציה גדולים, וחוסכת משאבי עיבוד. הטכנולוגיה ההיברידית של סינופסיס משלבת את השימוש במודל וירטואלי שרץ על שרת מארח המקושר למערכת האימות בסיוע חומרה. ה-Virtualizer של סינופסיס תומך עתה בטכנולוגיית multi-threading, המאיצה את תהליכי הרצת תוכנה חדשה על התקני חומרה.

דרישות מסדר גודל חדש

"התעשייה מתקרבת לרמה של מאות מיליארדי שערים לוגיים בשבב, ומאות מיליוני שורות קוד בפתרונות SoC ו-multi die, אמר מנהל קבוצת מוצרים ושווקים בסינופסיס, ראבי סובראמאניאן. "לכן האימות של תכנונים מתקדמים מציב אתגרים חסרי תקדים"מערכת HAPS-200 היא מהמהירות בתעשייה ומבצעת דיבאג בקצב מהיר פי 4 בהשוואה למערכת HAPS-100. המערכת תומכת בסביבות מעורבות, הכוללות  HAPS-200/100. ניתן להרחיב את השימוש בה מרמת ה-FPGA הבודד ועד למספר מערכות משולבות, עד לקיבולת ל-10.8BG.

הקיבולת של ZeBu-200 הוגדלה לעד 15.4 מיליארד שערים והיא מציעה עתה גם האצה של פי שניים בקצב הריצה בהשוואה לדור הקודם, ZeBu EP2. רוחב הפס של הדיבאג גדל פי 8 והוא מציע עתה יכולת של 200GB Trace-Buffer לכל מודול ווהקצאת משימות משופרת על החומרה. מערכות HAPS-200 ו-ZeBu-200 נבנו על פלטפורמת החומרה EP-Ready של סינופסיס. הפלטפורמה תומכת בכבלים ו-hubs לצורך חיבורים ישירים והרחבות אפשריות. מערכת בניית אבות הטיפוס Synopsys HAPS-200 זמינה כעת. מערכת האמולציה Synopsys ZeBu-200 זמינה כעת לגישה מוקדמת של לקוחות.

מספר חברות כבר אימצו את הפתרונות החדשים, בהם אנבידיה, ARM, AMD ו-SiFive. סגן נשיא לתכנון חומרה באנבידיה, נארנדרה קונדה, אמר: "רמת הביצועים של 50MHz שהשגנו באמצעות HAPS-200 היתה הגורם המרכזי לשיפור יעילות צוותי פיתוח התוכנה שלנו. אנו נערכים להרחבת השימוש ב-HAPS-200". מנכ"ל קבוצת מערכות המחשוב המשובצות ב-AMD, סאליל ראג'ה, אמר: "השילוב של AMD Versal Premium VP1902 adaptive SoC בפלטפורמות ה-EP-Ready של סינופסיס משפר את מדדי הביצועים ומשנה את האופן שבו צוותי ההנדסה יכולים לבצע אימות ואופטימיזציה של תכנוני ASIC ו-SoC".

סגן נשיא להנדסת פתרונות ב- Arm, קיבורק קצ'יצ'יאן, אמר שפלטפורמות ZeBu-200 ו-HASP-200 החדשות, "יסייעו ללקוחות המשותפים שלנו לשלב Arm CSS בתכנונים שלהם, ולעמוד בדרישות המחמירות של תשתיות מרכזי מחשוב ותעשיית הרכב".

Ansys מוכרת לקיסייט את חטיבת PowerArtist

חברת קיסייט (Keysight Technologies) רוכשת את חטיבת PowerArtist של חברת אנסיס (Ansys), אשר מספקת תוכנות RTL לתכנון ואופטימיזציה של שבבים חסכוניים בהספק. היקף העסקה לא נמסר, אולם השלמתה תלויה בקבלת אישורים רגולטוריים ובסגירת עסקת הענק שבה סינופסיס (Synopsys) רוכשת את אנסיס תמורת כ-35 מיליארד דולר. הקשר בין שתי העסקאות אינו מקרי: אנסיס מוכרת את החטיבה הזאת כדי להקל על קבלת אישורים רגולטוריים לעיסקה הגדולה, ולמנוע טענות של מונופול בתחום תוכנות התכנון האלקטרוני.

קיסייט ביצעה את העיסקה במסגרת אסטרטגיה שנועדה להרחיב את פעילותה בתחום תוכנות התכנון וההדמייה האלקטרוניות, כאשר רכישת חטיבת PowerArtist מחזקת את פעילותה בתחום פתרונות התכנון של מערכות דיגיטליות. זהו הנכס השני העובר לידי קיסייט במסגרת ההיערכות למיזוג סינופסיס-אנסיס: בספטמבר 2024 חתמה קיסייט על הסכם מחייב לרכישת קבוצת הפתרונות האופטיים (Optical Solutions Group – OSG) של סינופסיס, המספקת שירותים וכלי פיתוח וסימולציה למידול התפזרות האור בכל סוגי החומרים. הכלים האלה משמשים לפיתוח מערכות אופטיות ואלקטרו-אופטיות. סינופסיס דיווחה שמכירת הקבוצה היא חיונית לצורך קבלת אישורים רגולטוריים לעיסקת אנסיס.

המיזוג הגדול ביותר בתעשיית התוכנות ההנדסיות

כזכור, בינואר 2024 נחתם הסכם המיזוג בין סינופסיס ובין אנסיס. סינופסיס תשלם 19 מיליארד דולר במזומן ואת השאר במניות. החברות ציפו לתהליך ארוך לקבלת אישורים רגולטוריים, והעריכו שהעיסקה תסתיים רק ב-2025. זוהי עסקת המיזוג הגדולה ביותר בתעשיית התוכנות לסימולציה ותכנון אוטומטי של מערכות הנדסיות. בעקבותיה תשנה סינופסיס את פניה מחברה הממוקדת בעיקר בתכנון אלקטרוני (EDA), לספקית של תוכנות הנדסיות וסימולציה בכל תחומי ההנדסה, הפיתוח והמדע. אם כיום המתחרה העיקרית שלה היא קיידנס, לאחר העיסקה היא תתחרה בעיקר מול חברות כמו חברת דאסו סיסטמס הצרפתית.

לאחרונה נראה שהאישורים הרגולטוריים מתחילים להגיע: בשבוע האחרון התקבל אישור של רשויות הבקרה על התחרות בריטניה (CMA) ואישור של האיחוד האירופי ׁׂ(EC). סינופסיס נמצאת בתהליך עבודה אינטנסיבי מול ועדות האישור של משרד המסחר בארה"ב (FTC) ובסין (SAMR), שנכנסו לתהליך בדיקת העיסקה. בשנת 2024 הסתכמו מכירות סינופסיס בכ-6.13 מיליארד דולר, בהשוואה למכירות של כ-5.32 מיליארד דולר ב-2023. היא נסחרת בנסד"ק לפי שווי שוק של כ-76.1 מיליארד דולר. מכירות אנסיס ב-2023 הסתכמו בכ-2.3 מיליארד דולר. היא נסחרת בנסד"ק לפי שווי של כ-29.5 מיליארד דולר.

שיתוף פעולה בין סינופסיס ל-TSMC סולל את הדרך לשבבי AI בעלי טריליון טרנזיסטורים

ענקית תכנון השבבים סינופסיס הכריזה על שיתוף פעולה מתמשך והדוק עם יצרנית השבבים הגדולה בעולם, TSMC, בכדי לספק פתרונות תכנון אלקטרוני (EDA) וקניין אינטלקטואלי (IP) מתקדמים לטכנולוגיות התהליך המתקדמות ביותר של TSMC וכן לטכנולוגיית ה-3DFabric שלה, כדי להאיץ את החדשנות ביישומי AI ובשבבים מרובי פיסות סיליקון.

דרישות כוח המחשוב הבלתי פוסקות עבור יישומי AI מחייבות לפתח טכנולוגיות סמיקונדקטור בכדי לעמוד בקצב הנדרש. סינופסיס ו-TSMC שילבו בין חבילת התכנון האלקטרוני (EDA) המונעת על ידי בינה מלאכותית Synopsys.ai לבין פתרונות מקיפים המאשרים את המעבר לארכיטקטורות מרובות פיסות של סיליקון ב-2.5 וב-3 ממדים, בכדי לשפר ביצועים ותוצאות בסיליקון. סינופסיס ו-TSMC משתפות פעולה באופן הדוק מזה עשרות שנים בכדי לסלול את הדרך לעתיד שבו יהיו תכנונים של שבבי AI עם מיליארד עד טריליון טרנזיסטורים.

"חברת TSMC נרגשת לשתף פעולה עם סינופסיס בכדי לפתח פתרונות תכנון אלקטרוני (EDA) ו-IP חלוציים התפורים עבור דרישות כוח החישוב הקפדניות של תכנוני AI על גבי טכנולוגיות התהליך המתקדמות וטכנולוגיית 3DFabric של TSMC", אמר דן קוצ'פצ'רין, מנהל חטיבת האקוסיסטם והשותפויות ב-TSMC. "התוצאות של שיתוף הפעולה החדש ביותר שלנו ביחס לחבילת התכנון האלקטרוני (EDA) המונעת על ידי AI של סינופסיס וה-IP המוכח בסיליקון של החברה עזרו ללקוחות המשותפים שלנו לשפר באופן ניכר את התפוקה שלהם ולספק רמה טובה מאד של ביצועים, צריכת הספק, חיסכון בשטח עבור תכנונים מתקדמים של שבבי AI".

"במשך עשרות שנים, סינופסיס שיתפה פעולה באופן הדוק עם TSMC וסיפקה פתרונות תכנון אלקטרוני (EDA) ו-IP  למשימות קריטיות בכל הדורות של טכנולוגיות התהליך המתקדמות ביותר של TSMC", אמר סנג'אי באלי, סגן נשיא בכיר לניהול מוצרי EDA בסינופסיס. "שותפות זו היתה בעלת ערך ביכולתה לסייע ללקוחות המשותפים שלנו להאיץ את החדשנות שלהם בעידן ה-AI ולקדם את תכנוני שבבי הסמיקונדקטור של העתיד. ביחד, אנחנו דוחפים את הגבולות של מה שאפשרי ופותחים את הדרך בפני שיפורים פורצי דרך ברמת הביצועים, יעילות ההספק והפרודוקטיביות ההנדסית".

וובינר סינופסיס לאימות זיכרון ב-SoC יתקיים ב-13 בנובמבר 2024

ביום ד', ה-13 בנובמבר 2024, תקיים חברת סינופסיס (Synopsys) וובינר בנושא תיכנון ואימות מודולי זיכרון המשובצים בתוך רכיבי SoC מודרניים. ההדרכה המקוונת תשודר בשעה 18:30 לפי שעון ישראל ותימשך 60 דקות. היא תתקיים תחת הכותרת: Memory Verification in Modern SoCs Using Formal Equivalence Checker.

Traditional methods like SPICE simulation and cell-based formal verification have limitations; SPICE offers circuit-level accuracy but limited coverage, while cell-based methods can't fully represent transistor-level behavior. Synopsys ESP, a custom circuit formal equivalence checker, addresses these challenges with its patented symbolic simulation technology, combining the power of formal methods with event-driven simulation for sequential equivalence checking. This approach dramatically enhances the quality of functional verification and boosts verification productivity.

Join our webinar to explore how Synopsys ESP provides a circuit-aware, easy-to-use solution for memory verification. An overview on ESP is provided along with Intel sharing their success using ESP for Content Addressable Memory (CAM).

Agenda:

  1. ESP Overview (10-15 mins) presented by Almitra Pradhan, Synopsys
  2. Intel usage of ESP for CAM (20-25 mins) presented by Anshuli Pandey, Intel
  3. Summary
  4. Q&A

Speakers:

Anshuli Pandey (left) is Circuit Design Engineering Manager in Central Memory Organization team in Intel. This team is responsible for providing Register File, ROM, Content Addressable Memory compilers for internal products and Foundry Services platform. She is an alumnus of BITS Pilani and has ~19 years of experience in Memory Design.

Almitra Pradhan (right) leads the ESP product development at Synopsys. She has 15 years of experience in EDA specializing in Transistor level EDA tools for custom digital design. She holds a Ph.D. from University of Cincinnati, Ohio in Electrical and Computer Engineering.

למידע נוסף ורישום:

Memory Verification in Modern SoCs Using Formal Equivalence Checker

קיסייט רוכשת את קבוצת הפתרונות האופטיים של סינופסיס

חברת קיסייט (Keysight Technologies) חתמה על הסכם מחייב לרכישת קבוצת הפתרונות האופטיים (Optical Solutions Group – OSG) של חברת סינופסיס (Synopsys) מסאניוויל, קליפורניה. קבוצת OSG מספקת שירותים וכלי פיתוח וסימולציה למידול התפזרות האור בכל סוגי החומרים, המשמשים לפיתוח מערכות אופטיות ואלקטרו-אופטיות. בהם: CODE V לפיתוח מערכות הדמאה וחיישנים, LucidShape לתכנון מערכות תאורת רכב, RSoft לפיתוח פתרונות סיליקון פוטוניקס, ועוד.

היקף העיסקה לא נמסר, אולם סינופסיס דיווחה שמכירת קבוצת האופטיקה היא חיונית לצורך קבלת אישורים רגולטוריים להשלמת עיסקת הענק שבה היא מיועדת לרכוש את חברת אנסיס (Ansys) מפנסילווניה. עסקת אנסיס ממתינה לאישורים רגולטוריים וככל הנראה תסתיים במחצית הראשונה של 2025. היא צפויה להיות עסקת המיזוג הגדולה ביותר בתעשיית התוכנות לסימולציה ותכנון אוטומטי של מערכות הנדסיות: סינופסיס הציעה תמורת אנסיס כ-35 מיליארד דולרים במזומן ובמניות.

העיסקה צפויה לשנות את המיתוג של סינופסיס מחברת EDA בתחום האלקטרוניקה לספקית תוכנות הנדסיות וסימולציה בכל תחומי ההנדסה, הפיתוח והמדע. אם כיום המתחרה העיקרית שלה היא קיידנס, לאחר השלמת העיסקה היא תהיה המתחרה המרכזית של חברת דאסו סיסטמס (Dassault Systemes) הצרפתית. מבחינת קיסייט, העיסקה מספקת כלים להרחבת היצע מערכות הצב"ד שהיא מספקת גם לתחומי האופטיקה והפוטוניקה.

SNUG Israel 2024: תכנון שבבים בעידן הבינה המלאכותית

בתמונה למעלה: SNUG Israel 2024. צילום: יוני רייף

רוב הדיונים בכנס השנתי SNUG Israel של חברת סינופסיס (Synopsys), שהתקיים בשבוע שעבר במלון דניאל בהרצליה, התמקדו בשאלה הבוערת ביותר כיום בתעשייה: עתיד תכנון השבבים בעידן המתפתח במהירות של הבינה המלאכותית.

יו"ר ומייסד חברת סינופסיס, ד"ר ארט דה ג'יאס, נשא את ההרצאה המרכזית בארוע שבמהלכה הוא סקר את השינויים העמוקים המעצבים את תעשיית השבבים. הוא התמקד בהתקדמות הטכנולוגית המהירה של תעשיית השבבים ובאופן שבו הבינה המלאכותית מייצרת הזדמנויות בשווקים ורטיקליים ומגדירה מחדש מושגי יסוד ותהליכים. הוא אמר שיש כיום צורך קריטי בטכנולוגיה בשיתוף פעולה מערכתי, ובמיקוד מוגבר ביעילות אנרגטית.

דה ג'יאס: "אנחנו מצויים בתהליך של האצה ובמעבר ממורכבות הנובעת מגידול בהיקף – למורכבות מערכתית, מה שמביא עמו הזדמנות נהדרת לעצב את עתיד הסיליקון והמערכות המוגדרות בתוכנה. שיתוף הפעולה לרוחב התעשייה הוא זה שהביא אותנו לרגע הזה, והכוח הקולקטיבי הוא זה שימשיך להגדיר מחדש את מה שאפשרי".

סגן נשיא להנדסה ב-Google Cloud, אורי פרנק, נתן את הרצאת הלקוח המרכזית, תחת הכותרת "הכל עניין של AI!". הוא סקר מגמות ב-AI המחוללות תמורה בעולם הטכנולוגיה, והציג את האתגרים וההזדמנויות שמציבה הבינה המלאכותית למערכות טכנולוגיות ולתעשיית השבבים. לדבריו, לבינה המלאכותית יהיה תפקיד מרכזי בתכנון ופיתוח טכנולוגיות הדור הבא.

40 מצגות טכנולוגיות

כנס SNUG Israel 2024, קיצור של Synopsys Users Group, נערך בהשתתפות מאות מהנדסים, מתכנני שבבים ומובילים בתעשייה. הוא כלל כ-40 מצגות טכניות בתחומי יישום ותכנון דיגיטלי, אימות תוכנה וחומרה, תכנון וסימולציה במעגלים אנלוגיים/מעורבים (AMS), אינטגרציה מוצלחת של IP במערכות על שבב (SoCs), בטיחות תפקודית ואימות פורמלי (FuSa), אמולציה ובניית אבות טיפוס מבוססי FPGA, ושבבים חסכוניים באנרגיה.

קבוצת המשתמשים של סינופסיס (SNUG) מאגדת כ-12,000 משתמשים בכלים ובטכנולוגיות של סינופסיס המשתתפים בכנסי SNUG בצפון אמריקה, אירופה, אסיה וישראל. חברת סינופסיס היא מהחברות הגדולות בעולם בתחום התכנון האלקטרוני (EDA), קניין רוחני (IP) לתכנון שבבים וכלים ושירותי בדיקת אבטחה.

מייסד סינופסיס יקבל את הפרס המכובד ביותר בתעשיית השבבים

איגוד תעשיית השבבים (SIA – Semiconductor Industry Association) בארצות הברית הודיע שד"ר ארט דה ג'יאס, יו"ר ומייסד סינופסיס (Synopsys), נבחר לקבל את הפרס המכובד ביותר של האיגוד, פרס רוברט נויס לשנת 2024.

האיגוד מעניק את פרס נויס מדי שנה למנהיג עסקי שהותיר חותם משמעותי בתעשיית השבבים בתחום הטכנולוגיה או המדיניות הציבורית. ד"ר דה ג'יאס יקבל את הפרס בטקס הענקת הפרסים של SIA, שיתקיים ב-21 בנובמבר 2024, בסן חוזה, קליפורניה.

"ארט הוא מנהיג מכובד ומוערך ביותר בתעשיית השבבים, שחלוציותו בתחום האוטומציה של תכנון אלקטרוני (EDA) הביאה לפיתוח כלים המהווים מרכיב מרכזי בתכנון שבבים", אמר ג'ון נויפר, נשיא ומנכ"ל SIA. "במהלך קריירה שנמשכת על פני ארבעה עשורים, ארט תרם תרומה עצומה לתעשייה שלנו וייצג את סדר העדיפויות שלנו באופן רב עוצמה ורב השפעה. אנו נרגשים להעניק לו את פרס רוברט נויס לשנת 2024 על הישגיו יוצאי הדופן".

ד"ר דה ג'יאס החל את הקריירה שלו ב-General Electric בשנת 1982, שם פיתח כלים בסיסיים לתכנון ואימות שבבים. חברת סינופסיס (Synopsys), אותה ייסד בשנת 1986, פיתחה ומסחרה באופן נרחב את טכנולוגיית הסינתזה הלוגית, שהפכה את תכנון השבבים לאוטומטי והפכה את עידן ה-CAD לעידן ה-EDA. ארט שימש כמנכ"ל החברה החל מ-1994 ועד 2024.

במהלך הקריירה שלו, דה ג'יאס זכה במספר פרסים והוקרות, כולל "מנכ"ל השנה" של מגזין Electronic Business (2002) ו-"10 המנהלים המשפיעים ביותר" (2005), מדליית רוברט נויס של IEEE (2007), פרס מפעל חיים "רוח העמק" של Silicon Valley Leadership Group (2007), פרס Phil Kaufman של Electronic System Design Association (2008), פרס המנהיגות המצטיינת של GSA (2009), פרס היכל התהילה של מועצת ההנדסה של עמק הסיליקון (2013), ותואר דוקטור לשם כבוד מאוניברסיטת גלאזגו (2022).

כיום, דה ג'יאס מכהן כיו"ר מועצת המנהלים של סינופסיס, בה הוא ממשיך לפקח על ניהול העסקים של החברה. בנוסף, הוא חבר במועצת המנהלים של Applied Materials ופעיל בקהילה העסקית והמקומית. ארט משמש גם כחבר במועצת המנהלים של Silicon Valley Leadership Group, Global Semiconductor Alliance ו-Electronic System Design Alliance, והוא חבר באקדמיה הלאומית להנדסה של ארה"ב.

בשנת 1999, ייסד דה ג'יאס את קרן Synopsys Outreach, המעודדת למידה מבוססת פרויקטים במדעים ומתמטיקה בעמק הסיליקון, מתוך הכרה בצורך למלא את המחסור בכוח אדם בתחום ההנדסה בתעשיית ההיי טק. במשך למעלה מ-35 שנים, סינופסיס פועלת גם למען קידום המעורבות הקהילתית בשלוחות המרכזיות שלה ברחבי העולם.

דה ג'יאס הוא בעל תואר שני בהנדסת חשמל מהמכון הטכנולוגי הפדרלי השוויצרי בלוזאן, ותואר דוקטור מאוניברסיטת סאות'רן מתודיסט בדאלאס.

"לקבל את פרס נויס לשנת 2024 הוא כבוד עצום עבורי, ואני מרגיש הכרת תודה על הזכות להיות חלק מהרשימה של האנשים שקיבלה הכרה עבור תרומותיהם המתמשכות לתעשייה שלנו, שגדלה באופן אקספוננציאלי", אמר דה ג'יאס. "המעבר ממערכות CAD לטכנולוגיית EDA היה רגע מכריע שאיפשר גידול עצום בפרודוקטיביות של התכנון הדיגיטלי".

ארט הוסיף: "הודות לאימוץ המלא של אינטגרציית multi-die תלת ממדית, טכנולוגיית השבבים עברה משלב הגידול בהיקף לשלב המורכבות המערכתית. אנו מוזנקים לעבר העידן האקספוננציאלי הבא, המונע על ידי כלכלת הביקוש של בינה מלאכותית, ומועצם על ידי תהליכי תכנון המונעים על ידי בינה מלאכותית. אני מתמלא באנרגיה הודות להזדמנות ארוכת הטווח שקיימת כעת והודות לאפשרות להיות חלק מהיצירתיות המשותפת שלנו, שהופכת את הבלתי אפשרי לאפשרי שוב ושוב".

פרס נויס נקרא על שם חלוץ תעשיית השבבים רוברט נ. נויס, מייסד שותף של Fairchild Semiconductor ואינטל.

וובינר סינופסיס לתקשורת אופטית יתקיים ב-15 באוגוסט 2024

ביום ה', ה-15 באוגוסט 2024, תקיים חברת סינופסיס (Synopsys) וובינר בתחום הקישוריות האופטית ברשתות תקשורת ומערכי מיחשוב, אשר נדרשת היום כדי לסייע במתן פתרונות עיבוד מהירים מאוד וחסכוניים בהספק. ההדרכה המקוונת תשודר בשעה 20:00 לפי שעון ישראל ותימשך 60 דקות. היא תתקיים תחת הכותרת: To Retime or Not to Retime? Getting Ready for PCIe and Ethernet over Linear Pluggable Optics.

Attendees will gain insights into advanced co-simulation techniques to enhance design accuracy and performance, strategies for minimizing power consumption without compromising on performance. We will explore retimed and linear-drive interfaces, exploring LPO, NPO and CPO use cases, including silicon-proofpoints with 224G Ethernet and PCIe 7.0/6.x over optics.

Join us for an in-depth discussion to learn how these optical interfaces will unlock even larger, more powerful AI clusters for hyperscale data centers.

Speakers:

The’ Linh Nguyen (left), Executive Director at Synopsys Solutions Group, responsible for optically capable SerDes and UCIe IP development. The’ Linh has 25+ years of experience in development of AMS and PMD IC’s for communications systems using various optical technologies such as SiPho and InP MZM, EAM, DFB and VCSEL lasers. He has also served on technical committees for OFC and BCICTS.

Priyank Shukla, Principal Product Manager for the Synopsys High Speed Serdes IP portfolio. He is a contributing member to 802.3dj task force and a IEEE802.3 voter. Priyank has a US patent on low power RTC design.

למידע נוסף ורישום:

To Retime or Not to Retime? Getting Ready for PCIe and Ethernet over Linear Pluggable Optics

וובינר סינופסיס ל-Manufacturing Test Flows, ב-17 ביולי

ביום ד' ה-17 ביולי 2024 תקיים חברת סינופסיס וובינר בתחום הבדיקות להבטחת איכות ייצור שבבים, במטרה להפחית את מספר הפגמים בקו הייצור (DPPM). הוובינר יתקיים בשעה 20:00 לפי שעון ישראל.

Leveraging functional patterns is crucial for achieving high defect coverage and reducing defective parts per million (DPPM) levels. Synopsys VC Z01X fault simulator offers enhanced fault coverage in manufacturing test flows, complementing ATPG tools like Synopsys TestMAX ATPG. In this presentation we will delve into unique coverage scenarios, such as resets and clocks blocked during ATPG mode. We'll also highlight the benefits of VC Z01X robust support of the SystemVerilog language. Finally, a practical flow discussion will equip viewers with best practices to get started.

Speakers:

Robert Ruiz, Product Management Director at Synopsys, and responsible for strategy and business growth of several verification products at Synopsys. He has more than 30 years of experience in advanced EDA technologies and methodologies and spent several years designing application-specific integrated circuits (ASICs). Robert has a BSEE degree from Stanford University. Kirankumar Karanam, Applications Engineer at Synopsys. He currently oversees various customer deployments of Synopsys FuSa verification solutions worldwide. He also works with Synopsys functional verification offerings such as VCS, Verdi, and more.

למידע נוסף ורישום:

Enhancing Manufacturing Test Flows with Synopsys VC Z01X

וובינר סינופסיס להכנה לייצור יתקיים ב-6 באוגוסט 2024

ביום ג', ה-6 באוגוסט 2024, תקיים חברת סינופסיס (Synopsys) וובינר בתחום הכנת רכיב ה-SoC לייצור באמצעות פתרון Synopsys Fab.da, המנתח את המידע ומייצר אנליטיקה בסיוע בינה מלאכותית משפע הנתונים המתקבלים במהלך הכנת הרכיב לייצור, כדי לשפר את הייצור ולקצר תהליך ההבאה לייצור. ההדרכה המקוונת תשודר בשעה 20:00 לפי שעון ישראל ותתקיים תחת הכותרת: AI-Driven Process Analytics for Faster Ramp and Efficient High-Volume Manufacturing.

The challenges before semiconductor fabs are expansive and evolving. As the size of chips shrinks from nanometers to eventually angstroms, the complexity of the manufacturing process increases in response. To combat the complexity and sheer intricacy of semiconductor manufacturing, innovative software solutions are required.

Synopsys Fab.da is a comprehensive process control solution that utilizes artificial intelligence (AI) and machine learning (ML) to allow for faster production ramp and efficient high-volume manufacturing. Fab.da is a part of the Synopsys.da Data Analytics solutions, which brings together data analytics and insights from the entire chip lifecycle. It can analyze many petabytes of data originating from thousands of equipment in semiconductor fabs with zero downtime. Join the webcast to learn more about the Synopsys Fab.da.

Speaker: Vivek Jain, Principal  product manager at Synopsys with a career distinguished by strong leadership and a proven record of contribution to lithography, metrology, and inspection products. He holds four issued patents in technologies that improve semiconductor fab efficiency and has a number of papers in publications. Vivek graduated from the Indian Institute of Technologies with a major in chemical engineering and, since 2019, has been a member of the technical committee of SEMI Advanced Semiconductor Manufacturing Conference (ASMC).

למידע נוסף ורישום:

Process Analytics for Fast and Efficient Manufacturing

וובינר סינופסיס ל-Silicon.da חלק ב' יתקיים ב-16 ביולי 2024

ביום ג', ה-16 ביולי 2024, תקיים חברת סינופסיס (Synopsys) את חלקו השני של הוובינר על פתרון Silicon.da של החברה, שהוא פתרון ה-Silicon Lifecycle Management (SLM) האינטגרטיבי הראשון המיועד להתמודד עם אתגרי ה-post-silicon של רכיבים מתקדמים. ההדרכה המקוונת תתקיים בשעה 20:00 לפי שעון ישראל תחת הכותרת: Maximize Productivity with Deep Insights into PPA Trajectories.

The digital chip design flow carries with it an enormous wealth of untapped information regarding the health and status of your SoC design. The ability to efficiently mine this data provides chip designers with comprehensive visibility and actionable insights to uncover PPA opportunities. This webinar will introduce you to Synopsys Design.da.

We’ll show you how to leverage vast datasets and how the Synopsys Design.da solution performs analysis to identify PPA bottlenecks and the root-cause. The solution automatically classifies design trends, identifies limitations, and provides prescriptive guided root-cause analysis across the entire design flow.

Speaker: Jim Schultz, senior staff product manager for the Synopsys EDA Group. He holds a B.S. in electrical engineering from the University of California, Davis with an emphasis in electromagnetics. His design engineering experience includes physical verification, design planning and design implementation on CPUs, networking and security chips. As a product engineer, he has supported design implementation, design planning and package design at various EDA companies.

למידע נוסף ורישום: Deep Insights into PPA

וובינר סינופסיס המוקדש ל-Silicon.da יתקיים ב-4 ביוני 2024

ביום ג', ה-4 ביוני 2024, תקיים חברת סינופסיס (Synopsys) וובינר ראשון מסוגו אשר יציג את פתרון Silicon.da של החברה, שהוא פתרון ה-Silicon Lifecycle Management (SLM) האינטגרטיבי הראשון המיועד להתמודד עם אתגרי ה-post-silicon של רכיבים מתקדמים. ההדרכה המקוונת תתקיים בשעה 20:00 לפי שעון ישראל ותתקיים תחת הכותרת: The First Integrated SLM Analytics Solution from Design Through Manufacturing.

Today’s advanced node chip designs are faced with many new complexities which require more verification, more validation and more analysis. The result is a new paradigm shift which has led to data overload requiring tools to collect huge amounts of data from design, test and manufacturing (petabytes), analyze the data, and provide actionable insights on that data.

Synopsys’ Silicon.da is the first integrated SLM analytics solution that addresses post-silicon challenges of advanced SoC’s. Silicon.da serves a critical role as part of an overall SLM solution dedicated to improving the health and operational metrics of a silicon device across its complete lifecycle.

Speakers: Anti Tseng (photo below, left), Senior Manager at MediaTek. His current focus is to enable smooth mass production of first advanced process node by exploring next-generation DFT architecture, ATPG & diagnosis flow, and AI-based data analysis. Guy Cortez, principal product manager at Synopsys.

למידע נוסף ורישום:

SLM Analytics Solution from Design Through Manufacturing

וובינר סינופסיס לתכנון מעבדי ASIP יתקיים ב-22 במאי 2024

ביום ד', ה-22 במאי 2024, תקיים חברת סינופסיס (Synopsys) וובינר בנושא תכנון מעבדים למשימות ייעודיות (Application-Specific Instruction-set Processors – ASIPׂ). ההדרכה תתקיים ב-17:00 לפי שעון ישראל ותימשך שעתיים. המעבדים בהדרכה מבוססים על ארכיטקטורת RISC-V וכוללים פקודות ייעודיות שהמפתח מגדיר, כדי להתאים אותם לשימוש ביישומים מיוחדים, כמו למשל מטלות AI. הוובינר ייערך תחת הכותרת ASIP Virtual Seminar 2024, ויספק הדרכה בפיתוח מעבדים באמצעות מערכת Synopsys ASIP Designer.

The revolution in AI triggers an increased awareness for application-specific instruction-set processors (ASIPs). These processors implement a specialized instruction-set architecture (ISA) tailored to the AI application domain, often starting from a baseline such as the RISC-V ISA.

ASIPs can replace traditional fixed-function hardware accelerators, thereby introducing software-programmability in the AI acceleration domain, and thus more flexibility and agility in both the design process and the eventual product.  By maintaining a RISC-V ISA baseline, compatibility with and reuse of existing processor ecosystem elements is facilitated.

This seminar introduces you to the ASIP Designer tool-suite. It features a tutorial and two case studies from AI application domains. The tutorial introduces the typical architectural features needed to accelerate AI algorithms, such as specialization, SIMD, and VLIW, and how ASIP Designer supports them.

The first case study demonstrates a SIMD/VLIW architecture with a RISC-V baseline processor for accelerating activation functions. The second case study shows a RISC-V based ASIP for medium-throughput convolutional neural networks (CNN) with programming support for TensorFlowLite for Microcontrollers (TFLM).

למידע נוסף ורישום: ASIP Virtual Seminar 2024

 

 

וובינר סינופסיס ל-SoC Security יתקיים ב-16 באפריל

ביום ג', ה-16 באפריל 2024, תקיים חברת סינופסיס (Synopsys) וובינר בנושא תכנון רכיבי SoC אמינים ומאובטחים עבור מחשבים עתירי עיבוד (HPC), ויישומי AI ו-IoT. ההדרכה המקוונת בשם Enabling SoC Security and Reliability,  תתמקד בשבבים המיוצרים בתהליך TSMC N5. היא תתקיים בשעה בשעה 18:00 לפי שעון ישראל, ותימשך 60 דקות.

Hardware security is essential for high-performance computing (HPC), AI, and Edge IoT applications when designing SoCs in advanced process nodes. These designs include Gigabits of SRAM and require storing >16Kb of repair information to meet yield requirements. Designers are facing the challenges of creating secure, reliable, and cost-effective SoC designs in a timely manner. If you are considering integrating non-volatile memory (NVM) in your next advanced node SoC design, attend this webinar to learn:

  • How inherent design needs for security, reliability, configurability, and SRAM repair are best addressed by one-time programmable (OTP) NVM
  • The options for OTP in the market and the design considerations when selecting OTP
  • How to achieve your product goals with silicon-proven OTP IP in TSMC N5, designed for security, reliability, and easy integration

למידע נוסף ורישום: Enabling SoC Security and Reliability for HPC, AI & IoT with NVM OTP IP in TSMC N5

וובינר סינופסיס לניתוח ממירי DC/DC יתקיים ב-29 בפברואר

ביום ה', ה-29 בפברואר 2024, תקיים חברת סינופסיס (Synopsys) וובינר בנושא ניתוח משוב מעגלי AC בממירי מתח ממותגים (Fast & Accurate AC Analysis for DC-DC Power Converters). הוובינר יתקיים בשעה 19:00 לפי שעון ישראל ויימשך 60 דקות. ניתוח AC משמש להערכת יציבות משובי הייצוב בספקי כוח ממותגים וברשתות של ספקים ממותגים. מקובל לנתח מרכיבי ייצוב כמו הגבר, מופע (פזה) ועכבת Middlebrook באמצעות תרשימי בודה (Bode) המיוצרות במהלך האנליזה. אולם קשה מאוד לחלץ את המידע הזה בלא להסתמך על קירוב של מודלים ממוצעים (average model approximation).

במהלך הוובינר תוצג דרך משופרת המאפשרת לנתח את הממירים באמצעות תחום התדר (frequency domain AC analysis) ולחלץ מהם במהירות וביעילות רבה את המידע הנחוץ על ההגבר והמופע, במינימום התאמות של הסימולציה ובלא צורך להשתמש במודלים מקורבים ממוצעים. ההדרכה תועבר על-ידי דטסן דייוויד טאראקאן, המשמש מהנדס יישומים של סינופסיס ויועץ טכנולוגי בכיר, בעל נסיון רב בתכנון ופיתוח ממירי DC/DC ממותגים.

למידע נוסף ורישום: AC Analysis for DC-DC Power Converters

וובינר סינופסיס לאימות תכנונים בעידן ה-AI

ביום ה’, ה-25 בינואר 2024 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום האצת האימות וניפוי השגיאות בתכנוני שבבים באמצעות טכנולגיות בינה מלאכותית המיושמות במערכת החדשה של החברה, Synopsys Verdi platform. במהלך ההדרכה יוסברו הדרכים לבצע ניפוי שגיאות ואיתור תקלות שורש באמצעות בינה מלאכותית, וכיצד לנצל את כל היתרונות של סביבת הפיתוח המשולבת (IDE).

הדוברים בוובינר:

Robert Ruiz (left), product management director of several verification products at Synopsys. Robert has held various marketing and technical positions for leading functional verification and test automation products at various companies including Synopsys, Novas Software, and Viewlogic Systems. He has more than 30 years of experience in advanced EDA technologies and methodologies and spent several years designing application-specific integrated circuits (ASICs).

Myles Glisson (right), an Applications Engineer, Sr. Staff, at Synopsys is a product and debug applications engineer with nearly 30 years of experience. He works with sales, marketing and R&D to drive the adoption of solutions in customer flows and methodologies.

למידע נוסף ורישום:

Accelerating AI-driven Debug and Verification Management with Next-Gen Verdi Platform

 

סינופסיס רוכשת את Ansys תמורת 35 מיליארד דולר

חברת סינופסיס (Synopsys) מקליפורניה הכריזה על עסקת המיזוג הגדולה ביותר בתעשיית התוכנות לסימולציה ותכנון אוטומטי של מערכות הנדסיות:  רכישת חברת אנסיס (Ansys) מפנסילווניה תמורת כ-35 מיליארד דולרים במזומן ובמניות. העיסקה צפויה לשנות את המיתוג של סינופסיס מחברת EDA בתחום האלקטרוניקה לחברת תוכנות הנדסיות וסימולציה בכל תחומי ההנדסה, הפיתוח והמדע. אם כיום המתחרה העיקרית שלה היא קיידנס (Cadence), לאחר השלמת העיסקה היא תהיה ככל הנראה המתחרה המרכזית של חברת דאסו סיסטמס (Dassault Systemes) הצרפתית.

חברת סינופסיס היא אחת מספקיות תוכנות התכנון האלקטרוני (EDA – Electronic Design Automation) ומודולי קניין רוחני (IP) לתעשיית שבבים המובילות בעולם. כיום החברה מעסיקה כ-19,000 עובדים בעולם ומכירותיה בשנת הכספים 2023 (שהסתיימה באוקטובר) הסתכמו הסתכמו בכ-5.84 מיליארד דולר. החברה נסחרת בנסד"ק לפי שווי של כ-77.7 מיליארד דולר.

חברת אנסיס מספקת תוכנות הדמייה וסימולציה הנדסית למגוון גדול מאוד של תעשיות: סימולציות פיסיקליות של נוזלים, גזים וטמפרטורות, סימולציות להערכת הביצועים של מערכות אופטיות מורכבות לפני ייצורן, תוכנות לתכנון הנדסי (CAD), תוכנות ייעודיות למטלות מוגדרות בתכנון אלקטרוני ותכנון שבבים, הדמיית נוזלים וגזים לתכנון אווירונאוטי, מערכת לבניית תאומים דיגיטליים של מערכות הנדסיות גדולות ומורכבות ועוד. החברה מעסיקה כ-5,600 עובדים. מכירותיה ב-2023 צפויות להסתכם בכ-2.3 מיליארד דולר. החברה נסחרת בנסד"ק לפי שווי שוק של כ-28.6 מיליארד דולר.

שוק יעד של 28 מיליארד דולר

נשיא ומנכ"ל סינופסיס, סאסין גאזי: "השילוב בין פתרונות ה-EDA של סינופסיס ויכולות האנליזה והסימולציה של אנסיס, יאפשר לנו לספק פתרונות המבוססים על תפישה שלמה מרמת הסיליקון ועד רמת המערכת". להערכת סינופסיס, המיזוג בעקבות המיזוג יצמח שוק היעד הכולל שלה (Total Addressable Market) פי 1.5 להיקף של כ-28 מיליארד דולר בשנה. העיסקה תביא לחיסכון סינרגטי של כ-400 מיליון דולר ולהגדיל את מכירות החברה המשולבת בכמיליארד דולר בשנה (לכ-9-10 מיליארד דולר).

העיסקה תתבצע במזומן ובמניות: סינופסיס תשלם 19 מיליארד דולר במזמן ממקורות עצמיים ומחוב בנקאי בהיקף של כ-16 מיליארד דולר. שאר העיסקה יתבצע במניות לפי שער המעניק לבעלי המניות של אנסיס מחיר פרימיום של 35% מעל מחיר המנייה הממוצע בחודשיים האחרונים. עם סיומה הם יחזיקו בכ-16.5% ממניות החברה הממוזגת. העיסקה צפויה להסתיים במחצית הראשונה של 2025, לאחר אישור אסיפת בעלי המניות של אנסיס וקבלת האישורים הרגולטוריים.

וובינר סינופסיס לתקן Chiplet UCIe יתקיים ב-8 בפברואר

ביום ה’, ה-2 בפברואר 2024 בשעה 19:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום האימות וההתמודדות עם תקן הקישוריות בין אריחי סיליקון נפרדים בתוך השבב, Chiplet Interconnect Express – UCIe. הגרסה הראשונה של התקן (v1.0) הוצגה בחודש מרץ 2022 והעידכון הראשון (v1.1) פורסם בחודש יולי 2023. התקן מבטא דרישה גדולה מאוד בשוק לתקן חיבוריות פתוח שיאפשר לחברות לפתח שבבים חזקים יותר וחסכוניים באנרגיה.

העידכון לתקן הוסיף לו יכולת לספק מענה לצרכים מרכזיים: תוספות ייעודיות לתעשיית הרכב, שימוש בפרוטוקולי הזרמת נתונים, התאמת התכנון למארזים מתקדמים והוספת יכולות לביצוע בדיקות הסמכה של התכנון ושל השבב. וובינר Addressing UCIe 1.1 IP and System Level Verification Challenges יתמקד בשיקולי תכנון מרכזיים שיאפשרו לעמוד בדרישות האימות של התכנון, וסקירה של פתרונות סינופסיס המאפשרים לבצע את מטלת התכנון המורכבת של רכיבי UCIe 1.1.

הדוברים בוובינר:

Varun Agrawal (right), Sr Staff Product Manager at Synopsys. Varun has 15 years of experience in IP to System Level Functional Verification with expertise in Simulation, Emulation and Virtualization domain. Prior to Product Management, Varun led R&D projects in Virtualization over Emulation and worked in various development and customer facing roles at multiple design and EDA companies.

Divya Jindal (left) is a Product Engineer for UCIe VIP with 7+ years of experience working on Verification solutions for Memory protocols and UCIe. Divya is working on Synopsys UCIe IP for in-house validation.

למידע נוסף ורישום:

UCIe 1.1 IP and System Level Verification Challenges

סינופסיס הכריזה על משפחת מעבדי RISC-V

חברת סינופסיס (Synopsys) הוסיפה קו חדש של מעבדים המבוססים על ארכיטקטורת RISC-V הפתוחה, אל משפחת ה-IP של מעבדי ARC מתוצרתה. הסדרה החדשה קיבלה את הכינוי ARC-V. המעבדים החדשים ניבנו על בסיס המיקרו-ארכיטקטורה של מעבדי ARC הקיימים. הם מופיעים בגרסת 32 סיביות ובגרסת 64 סיביות ומיועדים ליישומים משובצים בתחומי הרכב, האיחסון וה-IoT. החברה מסרה שהמעבדים החדשים מיועדים לטווח רחב של דרישות, החל ממוצרים חבכוניים בהספק וכלה במערכות הדורשות מעבדים עתירי ביצועים.

הם נתמכים על-ידי ערכת כלי הפיתוח Synopsys MetaWare וחבילת ה-EDA ממשפחת Synopsys.ai הנתמכת במערכת בינה מלאכותית ותומכת בפיתוח מערכות על-גבי שבב (SoC). "מעבדי RISC-V צוברים פופולריות בתעשייה", אמר סגן נשיא בכיר למוצרי IP בסינופסיס, ג'ון קוטר. "ה-IP שפיתחנו על בסיס RISC-V נועד לסייע ללקוחות להתמודד עם מגוון של עומסי עבודה". בין השאר המשפחה כוללת מודול מאובטח בשם Synopsys ARC-V FS, אשר כולל תכונות בטיחות חומרה בכדי לזהות שגיאות מערכתיות, לתמוך ברמות בטיחות ASIL B ו-ASIL D ולהאיץ קבלת הסמכות ISO 26262 ושל ISO 21434 לאבטחת סייבר בכלי רכב. ה-IP למעבד ARC-V FS מפותח על בסיס מערכת ניהול האיכות (QMS) של סינופסיס, המוסמכת ל-ISO-9001.

בנוסף, מערך כלי MetaWare Development Toolkit for Safety נועד לסייע למפתחי תוכנה להאיץ את הפיתוח של קוד המציית לתקן -ISO 26262. המעבדים מופיעים ביחד עם שירות Synopsys Cloud SaaS עם גישה מבוססת דפדפן, עבור כמות בלתי מוגבלת של רישיונות EDA ואוטומציה מלאה של ניהול הרישיונות למתכנני שבבים. במקביל, סינופסיס הכריזה שהיא הצטרפה למועצה המנהלת ולצוות ההיגוי הטכני של ארגון RISC-V International, כדי לתמוך באימוץ הארכיטקטורה בתעשייה ולהשתתף בהגדרת התקן בעתיד.

המעבדים החדשים יהיו זמינים בשוק החל מ-2024. ה-IP למעבד המשובץ Synopsys ARC-V RMX מיועד להיות זמין ברבעון השני של 2024. ה-IP למעבד זמן-אמת Synopsys ARC-V RHX בעל 32 סיביות ו-64 סיביות יהיה זמין במחצית השנייה של 2024. ה-IP למעבד המארח Synopsys ARC-V RPX מיועד להיות זמין במחצית השנייה 2024.

סינופסיס ומיקרוסופט מספקות פתרון AI לתכנון שבבים בענן

בתמונה למעלה: שנקר קרישנמורטי, מנהל קבוצת ה-EDA בחברת סינופסיס

חברת סינופסיס (Synopsys) הכריזה על פתרון Synopsys.ai Copilot המיועד להאיץ את תכנון השבבים באמצעות שימשוש בבינה מלאכותית יוצרת (GenAI). היכולת החדשה היא תוצר של שיתוף פעולה אסטרטגי עם חברת מיקרוסופט שמטרתו לשלב את שירות Azure OpenAI של מיקרוסופט אשר כולל תשתית GenAI בענן, ולהתאים אותו לתהליך תכנון של שבבים, הנחשב לאחד מהאתגרים ההנדסיים המורכבים ביותר הקיימים היום.

שירות Azure OpenAI מספק ללקוחות גישה אל  מודלי Large Language Models – LLM, באמצעות הענן Azure. שתי החברות שיתפו פעולה בפיתוח Synopsys.ai Copilot באמצעות שילוב יכולות הבינה המלאכותית היוצרת של Azure OpenAI Service עם כלי תכנון השבבים וה-IP של סינופסיס. ההכרזה הזאת היא המשך לאסטרטגיית התכנון בענן שאותה חשפה סינופסיס בשנת 2022, כאשר הציגה את פתרון SaaS EDA הראשון בשוק המונע על-ידי Microsoft Azure.

"תעשיית הסמיקונדקטור נמצאת במירוץ לפיתוח כוח חישוב מהיר ויעיל", אמר שנקר קרישנמורטי, מנהל קבוצת Electronic Design Automation-EDA בחברת סינופסיס. "במקביל, אנחנו צפויים למחסור של 30%-15% בכוח עבודה של מהנדסי תכנון שבבים עד שנת 2030. "תכנון המונע על-ידי AI יכול לעזור לטפל באתגרים אלה".

בינה מלאכותית גמישה

פתרון Synopsys.ai Copilot עובד לצד מתכננים המשתמשים בכלי סינופסיס מדי יום, ומספק בינה מלאכותית שיחתית בשפה טבעית, לרוחב צוות התכנון. מדובר בפתרון הראשון מבין קו מוצרים בעלי יכולות בינה מלאכותית יוצרת שתספק סינופסיס. הוא מיועד ללמוד כישורים חדשים ולצמוח ביחד עם צורכי הצוות התכנון, ומסייע בכל שלבי התכנון, החל מחקירת ארכיטקטורת המערכת, דרך התכנון ועד לייצור. הפתרון ניתן לפריסה באתר החברה או בסביבת מחשוב ענן והוא משלב את תשתית המחשוב עתירת הביצועים ועם הזמינות של Microsoft Azure. שיתוף הפעולה מבוסס על מיקוד משותף בבניית מערכות AI אחראיות, בטוחות וראויות לאמון. פתרון Synopsys.ai Copilot זמין כעת ללקוחות ראשונים.

למידע נוסף: Synopsys.ai

וובינר סינופסיס לתכנון קישוריות (DFT) יתקיים ב-28 בנובמבר

ביום ג’, ה-28 בנובמבר 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום תכנון לבדיקתיות של הקישורים בין המודולים בתוך השבב (Design For Test – DFT). המורכבות הגוברת של מערכות על-גבי שבב (System-on-Chip -SoC) תכנון ובדיקה קפדניים של תזמוני שעון מרובים, מעטות הספק שונות, מודלים שונים של בדיקות ואיתור תקלות ועוד. הוובינר יתקיים במשך 60 דקות ויתמקד בדרך באתגרים אלה וכיצד למצוא להם מענה באמצעות Synopsys TestMAX Advisor.

הדוברים בוובינר:

Ramsay Allen (right),  Senior Product Manager in the Synopsys EDA Group (EDAG). Before joining Synopsys he was the Marketing Manager at Moortec Semiconductor Ltd, who were global leaders for advanced node embedded in-chip monitoring solutions. Moortec were acquired by Synopsys in November 2020 and the well-established monitoring IP now forms part of the foundation of the Synopsys SLM platform.

Tushar Jeevan, R&D Manager in the Hardware Analytics and Test Group at Synopsys. He joined Synopsys in 2015 through the acquisition of Atrenta. He has been working in the EDA industry for the last 9 years focused in the areas of software-driven automation technologies. Tushar has a bachelor’s degree in Electronics and Communication from Delhi College of Engineering.

למידע נוסף ורישום: DFT Connectivity Validation

וובינר סינופסיס לקישוריות מרכזי נתונים יתקיים ב-29 בנובמבר

ביום ד’, ה-29 בנובמבר 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) את הוובינר השני מתוך סדרה של שלושה וובינרים בתחום הקישוריות המהירה במרכזי נתונים גדולים (hyperscale) חדשים. מרכזי נתונים מהדור החדש צריכים לתמוך בכמויות מידע גדולות מאוד. הדבר דורש העברת מידע ברוחב פס של 400G באמצעות 112G Ethernet, בעוד שהדור הבא מתוכנן לקצבי תעבורה של 224Gbps המיושמים באמצעות מתגי 800G/1.6T. סדרת הוובינרים מוקדשת להבנת הדרישות מהמשדרים וכיצד להתמודד עימן.

 

Part II: Wednesday, November 29, 2023

  • High Order Multiplexers
  • FFE Equalization
  • DSP-DAC Based TX Architectures
  • 1-UI Pulse Generation Circuits

Speaker: 

Noman Hai, Analog Design Manager at Synopsys where he is involved in designing high speed interface IP circuits. His current interests include high speed I/O circuits, design methodology and automation, and mixed-signal circuits. He holds three U.S. patents.

למידע נוסף והרשמה:

CMOS Circuit Techniques for Wireline Transmitters Part II

וובינר סינופסיס לתקנות אבטחת רכב יתקיים ב-12 בדצמבר

ביום ג’, ה-12 בדצמבר 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום העמידה בדרישות האבטחה של תקן תעשיית הרכב  ISO/SAE 21434, המוגדר גם כ-Road VehiclesCybersecurity Engineering standard. התקנים החדשים מגדירים את רמת האבטחה הנדרשת מרכיבים המשמשים בתעשיית הרכב החכם.

הדרישה הזאת הופכת לגורם מרכזי בתהליך התכנון של שבבים עבור מכוניות מוגדרות תוכנה (Software Defined Vehicle – SDV) שיש בהן רשתות תקשורת פנימיות דוגמת Bluetooth, WiFi, 5G cellular, USB עוד, ועבור מערכות הדורשות עדכוני תוכנה שוטפים (OTA) באמצעות תשתיות תקשורת כמו Bluetooth, WiFi, 5G cellular, USB וכדומה. במהלך הוובינר יוצגו היסודות של תקני ISO/SAE 21434 ויתקיים דיון בשאלה כיצד הדבר משפיע על התכנון והאבטחה של קניין רוחני (IP) בשבבים המיועדים לתעשיית הרכב.

הדוברים בוובינר:

Moderator (right): Amanda Hosey, Editor, SAE Media Group

Fred Roberts (center), Senior Manager, IP CyberSecurity, Synopsys

Bill Mazzara (right), Subcommittee Chair, SAE Vehicle Electrical System Hardware Security Committee

למידע נוסף ורישום:

The Path to ISO/SAE 21434 Cybersecurity Compliance

סינופסיס הצטרפה לתוכנית Arm Total Design

חברת סינופסיס הודיעה על הצטרפותה לתוכנית שיתוף הפעולה Arm Total Design, כדי לספק מודולי קניין רוחני (IP) ושירותי תכנון בעזרת חבילת EDA Synopsys.ai עבור לקוחות המפתחים שבבים המבוססים על פלטפורמת העיבוד Arm Neoverse, אשר מיועדת למטלות עתירות עיבוד ובנויה ממלים באורך של 64 סיביות. ההסכם בין שתי החברות מספק ל-Arm גישה למוצרי ה-IP של סינופסיס עבור בדיקות תאימות הדדית וניתוח ביצועים בשלבי התכנון וכן תאימות הדדית בין מערכות הדגמה של הסיליקון לבין כל המעבדים ותתיהמערכות של חברת Arm.

תוכנית Arm Total Design היא מערך שיתוף פעולה ואספקת פתרונות שבה משתתפים השתופים העסקיים של Arm אשר נועדה לקדם את השימוש בפלטפורמת Neoverse באמצעות אספקת מודולים ברמת בשלות גבוהה מאשר מקובל היום כאשר רוכשים IP לצורך תכנון שבבים. הרעיון קיבל את השם Neoverse Compute Subsystems – CSS. במסגרת הזאת הלקוחות מקבלים קניין רוחני במתכונת נוחה וקלה יותר לשימוש, כמו למשל תכנונים הכוללים כבר מספר מודולים שונים שעברו אימות בדרגות שונות, ומותאמים לצרכים שונים בדטה סנטר.

הדבר דומה במידה רבה לרעיון של תכנוני ייחוס שאותו מספקים יצרני רכיבים. אחד מיעדי שיתוף הפעולה בין שתי החברות הוא התאמת התכנונים לתהליכי ייצור מתקדמים, כולל שבבים שייוצרו בטכנולוגיות תהליך הממוזערות ביותר, כמו למשל 2 ננומטר. מנהל קבוצת ה-EDA של סינופסיס, שנקר קרישנמורטי, אמר ששיתוף הפעולה עם Arm, "מרחיב את גבולות הביצועים ויעילות ההספק עבור תכנוני multi-die (שבבים מרובי אריחים) בטכנולוגיות תהליך מתקדמות".

סינופסיס מציעה IP של מעבדי RISC-V

במקביל להעמקת שיתוף הפעולה עם Arm, מחזקת סינופסיס את חטיבת קניין הרוחני שלה עצמה, ומוסיפה אופציה חדשה של מעבדים מבוססי הארכיטקטורה הפתוחה RISC-V. החברה הודיעה שהיא מוסיפה אפשרות חדשהל משפחת מעבדי ARC שהיא מספקת, הכוללת את מעבדי ARC-V, אשר מבוססים על ארכיטקטורת RISC-V. המעבדים החדשים בנויים בתצורה של 32 סיביות ו-64 סיביות. אחד משוק היעד המרכזיים של המעבדים החדשים הוא שוק הרכב. מנהל תחום המיקרו-בקרים לתעשיית הרכב בחברת אינפיניאון, תומאב בוהם, אמר שהצורך בסביבת תמיכה יציבה ואמינה, דוחף א תעשיית הרכב לאמץ את ארכיטקטורת RISC-V. "באמצעות IP של מעבדי RISC-V קלים להסמכה רגולטורית, סינופסיס תומכת בתעשיית הרכב".

וובינר סינופסיס לאימות RISC-V יתקיים ב-21 בספטמבר

ביום ה’, ה-21 בספטמבר 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום האימות של תכנוני RISC-V ובמיוחד של תכנונים הכוללים הרכבות של הארכיטקטורה (RISC-V ISA extensions). היכולת להוסיף ולהתאים פקודות ואלמנטים נוספים לארכיטקטורת של RISC-V מייצר אתגרים מורכבים בתחום האימות והבדיקה של שבבים המבוססים עליה. במסגרת ההדרכה יוצג פתרון מבוסס RISCV-DV ויוסבר כיצד לייצר סדרת פקודות בדיקה לביצוע האימות. הן יודגמו באמצעות הרצתן על-גבי מעבד Bluespec באמצעות הסימולטור Synopsys VCS, והשוואתן לתוצאות Spike ISS.

למידע נוסף ורישום: Bluespec RISC-V Processor Verification

This presentation will showcase:

  • A reference methodology for verifying a Bluespec RV32IMC MCU-X processor core based on RISCV-DV.
  • How designers can leverage Synopsys VCS simulation and Synopsys Verdi® for debug and relevant advanced coverage methodology, to help speed verification signoff.
  • The combination of RISCV-DV and Synopsys tools provides a powerful and flexible solution for RISC-V verification and highest coverage.
  • Demo on the RISC-V verification solution on the Synopsys Cloud platform.

הדוברים בוובינר:

מימין לשמאל: בראבה קרישנהסוואמי וביפול טלוקדאר
מימין לשמאל: בראבה קרישנהסוואמי וביפול טלוקדאר

Bipul Talukdar is Senior Director of Applications Engineering for Bluespec Inc. He is an expert in hardware functional verification with a specialty in verification IP (VIP) development, formal property verification, and hardware emulation. He leads Application Engineering and Support for Bluespec.

Prabha Krishnaswami is an Application Engineer at Synopsys, focusing on VCS and Verdi products. She also collaborates with the global RISC-V customers to showcase the Synopsys RISC-V solution.

למידע נוסף ורישום: Bluespec RISC-V Processor Verification

 

וובינר סינופסיס לאימוץ קישוריות 100G/200G במרכזי נתונים

ביום ג’, ה-19 בספטמבר 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום ממשקים אלקטרו-אופטיים במהירויות של 100G/200G כאמצעי לבניית מרכזי נתונים חסכוניים באנרגיה. תשתיות תקשורת מבוססות כבלי נחושת לא מצליחים לעמוד בדרישה הגוברת למהירות העברת נתונים ולזמני השהייה קצרים. כתוצאה מכך נכנסים ממשקים אופטיים אל תוך מרכזי הנתונים ומחליפים בהדרגה את ממשקי הנחושת האיטיים וזוללי האנרגיה.

השימוש בערוצי 100G/200G SerDes טלקטרו-אופטיים מאפשר לפתח ארכיטקטורות חדשות וגמישות של מרכזי נתונים מהירים וחסכוניים באנרגיה. במהלך הוובינר שיימשך 60 דקות, תינתן סקירה על המגמות בתחום התכנון האופטי, התפתחות ממשקי SerDes מהירים ותודגם החשיבות של ביצוע סימולציות של נקודות המפגש בין אופטיקה ואלקטרוניקה.

הדוברים בוובינר:

מימין לשמאל: סטיבן אלסטון, קייבן ג'אבאדי וג'יגש פאטל
מימין לשמאל: סטיבן אלסטון, קייבן ג'אבאדי וג'יגש פאטל

Jigesh Patel is Sr. Technical Marketing Manager for photonic design automation tools at Synopsys. Jigesh has 20+ years of experience in fiber optics and communication systems. Keivan Javadi Khasraghi is a Staff Technical Marketing manager for Synopsys High-Speed Serdes PHY and  D2D IP portfolio. Keivan has over 8 years of experience in the application of mixed-signal IC and electro-optical components for data centers and SOCs. Steven Alleston is a Senior Director for Business Development at OpenLight Photonics who have developed an open silicon photonics platform with integrated lasers and other active components to address the needs of multiple applications including Datacom, High Performance Compute and LIDAR.

למידע נוסף ורישום: 100G/200G Electro-Optical Interfaces

וובינר סינופסיס בנושא תיקוני תכנון (ECO) יתקיים ב-26 ביולי

ביום ד’, ה-26 ביולי 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בנושא מתודולוגיית ביצוע תיקונים של הרגע האחרון בתכנוני מעבדים (RTL engineering change order – ECO), אשר תודגם על-גבי מעבדי RISC-V בעלי עוצמת עיבוד גדולה. מתודולוגיית ECO מאפשרת לבצע תיקונים מקומיים של הרגע האחרון בלא צורך לחזור על כל תהליכי האימות של התכנון השלם. במסגרת ההדגמה יוצגו היכולות של מערכת Formality ECO של חברת סינופסיס.

Synopsys Formality ECO offers an efficient and accurate solution for RTL ECO by automating the comprehensive ECO flow, analysing differences between original RTL and ECO RTL, generating patches, and validating changes. Formality ECO also supports aggressive RTL optimization techniques, including retiming and auto ungrouping, while providing advanced analysis and debug features to streamline the ECO process. In this presentation, we will explore the advantages of Synopsys Formality ECO on the overall ECO cycle including enhanced patching and faster verification runtime leading to improved TAT.

Speakers:

Vivek Upadhyaya (right), Technical Director at SiFive in Physical Implementation Group. His previous roles encompassed notable companies such as Broadcom, Cadence, Intel, and STMicroelectronics, focusing on RTL-to-GDSII implementation. He is graduate from CCS University Meerut, UP.

Rupali Kale Gaikwad, Staff Engineer at Synopsys. Over a span of 12 years, she has worked on various advanced node ASIC designs of different sectors including automotive, networking, modem, healthcare, high speed CPU implementation. In Synopsys she is responsible for Ecosystem customer success for complete RTL2GDS solution.

למידע נוסף ורישום:

וובינר סינופסיס לבדיקת תכנונים יתקיים ב-23 באוגוסט

ביום ד’, ה-23 באוגוסט 2023 בשעה 20:00 לפי שעון ישראל, תקיים חברת סינופסיס (Synopsys) וובינר בתחום תכנון מערך הבדיקות לצורך בדיקת איכות התכנון של שבבים Optimize test Quality of Results – QoR). התהליך המקובל היום בתעשייה מבוסס על ניסויים רבים ובדיקות חוטזרות, וסובל מיעילות נמוכה ומאי-ודאות גדולה. אלא שבעידן שבו השבבים נעשים גדולים מאוד ומורכבים מאוד, המהנדסים כבר לא יכולים לסמוך על המתודולוגיות הקיימות. במהלך הוובינר יוצגו התפישה והיתרונות של מערכת Synopsys TSO.ai החדשה (Test Space Optimization AI) המאפשרת לקצר דרמטית ולייעל את התהליך.

מנחה הוובינר:

Rahul Singhal, a Product Manager for Synopsys TestMAX DFT, Synopsys TestMAX ATPG and Test-AI products at Synopsys. His focus is on industry requirements and solutions in the areas of test compression, test streaming solutions and ATPG. He has co-authored multiple tutorials, papers, posters on test in leading IEEE conferences. Rahul received his MS in Electrical Engineering from Portland State University and BS in Electrical Engineering from Purdue University.

למידע נוסף ורישום:

Optimize Test QoR & TTM with AI-Driven Technology