בתמונה למעלה: מרכז המו"פ של אינטל בחיפה. צילום: אינטל
חברת אינטל חשפה בכנס Hot Chips פרטים חדשים על הארכיטקטורה של משפחת מעבדי Diamond Rapids, שהיא הדור הבא של מעבדי Xeon למרכזי נתונים. המעבדים החדשים צפויים להגיע לשוק במהלך 2027. המעבד החדש יגיע בתצורות שונות הכוללות עד 256 ליבות ביצועים (Performance) ויציג שינוי משמעותי באופן שבו אינטל בונה את מעבדי השרתים שלה: במקום להרחיב מבנה אחיד של ליבות, זיכרון וקישוריות, המעבד החדש יהיה בנוי מיחידות חישוב מודולריות המחוברות למרכזים נפרדים המנהלים את הזיכרון וה-I/O.
למהלך יש גם היבט ישראלי מעניין: צוותי הארכיטקטורה וה-SoC של אינטל בישראל הובילו את פיתוח ה-Compute Building Block, או CBB, שהיא יחידת החישוב הבסיסית של המעבד החדש. מדובר בהרחבת האחריות של ישראל בתחום ה-Xeon: מפיתוח ליבת הביצועים עצמה לתכנון יחידת חישוב שלמה הכוללת עשרות ליבות, זיכרון מטמון והתשתיות המקשרות ביניהם.
הארכיטקטורה החדשה נועדה להתמודד עם בעיה הולכת ומחריפה ככל שגדל מספר הליבות במעבדי שרתים: הוספת הליבות לא משפרת משמעותית את ביצועי העיבוד, בלא תשתית ייעודית המאפשרת להזין אותן במהירות בנתונים, ולהעניק להן גישה מהירה ויעילה אל משאבי הזיכרון והמערכת. הגדרת האתגר באינטל: "היכולת להעביר, לעבד ולהגן על מידע בקנה מידה גדול".
ארבע יחידות חישוב, 256 ליבות
ארכיטקטורת Diamond Rapids כוללת עד ארבע יחידות CBB, שכל אחת מהן יכולה להכיל עד 64 ליבות. גם ה-CBB עצמו אינו שבב יחיד: הוא בנוי ממספר Core Chiplets, שכל אחד מהם כולל עד 16 ליבות. שבבי הליבות ממוקמים מעל Base Tile, המכיל בין היתר את זיכרון המטמון המשותף של יחידת החישוב. החיבור האנכי ביניהם מתבצע באמצעות טכנולוגיית Foveros 3D Direct ו-Hybrid Bonding. בתצורה המלאה כולל המעבד 16 שבבי ליבות, ארבעה Base Tiles ושני Fabric Hub Tiles.
בכך עוברת אינטל מארכיטקטורה שבה חלק גדול ממשאבי המעבד מאורגנים סביב mesh משותף, למבנה שאותו היא מכנה Fan-out Fabric Architecture. לצד יחידות החישוב נמצאים שני Fabric Hubs, המרכזים פונקציות כמו זיכרון, I/O ומאיצים. ההפרדה מאפשרת לאינטל להגדיל את כוח החישוב באמצעות הוספת אבני בניין, מבלי לשכפל בכל אחת מהן את כל תשתיות הזיכרון והקישוריות. מארג זיכרון אחוד מקשר את הרכיבים ומאפשר לליבות השונות גישה עקבית למשאבי הזיכרון.
התוצאה: מעבד הכולל עד 256 ליבות וזכרון מטמון בנפח של עד 1.28GB. הוא כולל 16 ערוצי זיכרון ותומך ב-DDR5 במהירות של עד 8,000MT/s וב-MRDIMM במהירות של עד 12,800MT/s. אינטל מציגה רוחב פס זיכרון של עד 1.6TB לשנייה. בנוסף הוא כולל 128 נתיבים התומכים ב-PCIe Gen 6, CXL 3 ו-UPI 3. ה-Core Chiplets מיוצרים בתהליך Intel 18A-P, בעוד רכיבי ה-Fabric Hub מיוצרים ב-Intel 3. לדברי אינטל, 18A-P מספק שיפור של 9% בביצועים או הפחתה של 18% בצריכת החשמל ביחס ל-18A, בהתאם לנקודת העבודה.
ישראל עברה מרמת הליבה לרמת המעבד השלם
מרכז הפיתוח בחיפה מילא לאורך השנים תפקיד מרכזי בפיתוח ארכיטקטורות ומעבדים למחשבים אישיים. בעולם ה-Xeon, לעומת זאת, פעילות הפיתוח בישראל התמקדה במידה רבה בליבת הביצועים בלבד. במסגרת פרוייקט Diamond Rapids הורחבה האחריות לרמת ה-CBB כולו. לדברי אינטל, הניסיון שנצבר בישראל בפיתוח מערכות מורכבות למעבדי PC, ובין היתר בעבודה על Lunar Lake, שימש בסיס למעבר הזה. במקום לתכנן רק את הליבה שתשולב בתוך Xeon, הצוות נדרש להתמודד עם האינטגרציה של עד 64 ליבות, זיכרון המטמון, הקישוריות ביניהן, אספקת החשמל, פיזור החום והמבנה התלת-ממדי.
"במשך שנים פיתחנו בישראל ארכיטקטורות שלמות למעבדי מחשבים אישיים, בעוד שבעולם השרתים התמקדנו בעיקר בפיתוח ליבת הביצועים של המעבד", הסביר ערן שיפר, הארכיטקט הראשי של יחידת ה-CBB ב-Diamond Rapids. לדבריו, המעבר דרש מהצוות להתמודד עם "קנה מידה חדש, מבנה תלת-ממדי ומורכבות מערכתית רחבה בהרבה".
Diamond Rapids כולל גם את הרחבת סט הפקודות Intel APX, שמגדילה בין היתר את מספר האוגרים הכלליים מ-16 ל-32 ונועדה לצמצם העברות מיותרות של נתונים לזיכרון. בנוסף משולבים במעבד AMX ו-AVX 10.2 להאצת עומסי AI, לצד מאיצי QAT, DSA ו-IAA. המעבד טרם הושק מסחרית וצפוי להגיע לשוק במהלך 2027. החשיפה ב-Hot Chips מספקת הצצה ראשונה מפורטת למבנה שעליו אינטל מתכוונת לבסס את הדור הבא של Xeon, בתקופה שבה הגידול במספר הליבות מחייב את יצרניות המעבדים להשקיע לא פחות באופן שבו הן מחברות ומזינות את הליבות מאשר בליבות עצמן.





